-
公开(公告)号：CN115639897A
公开(公告)日：2023-01-24
申请号：CN202211432512.6
申请日：2022-11-16
申请人： 南京芯驰半导体科技有限公司
发明人： 丰斌
摘要： 本公开提供了一种实时电压控制模块，包括：至少一个计时器、触发合路器以及映射器；所述计时器，用于响应于中央处理器（CPU）进入低功耗状态，接收系统中相应电源域发送的第一触发源信号，和/或，周期性发送第二触发源信号；所述触发合路器，用于接收至少一个计时器发送的第一触发源信号和/或第二触发源信号，并基于预设逻辑关系对所述第一触发源信号和/或第二触发源信号进行处理，得到第三触发源信号；所述映射器，用于接收第三触发源信号，并基于预设映射关系表将所述第三触发源信号发送至对应的电源域，以实现对所述对应的电源域的电压控制。
-
公开(公告)号：CN115599737A
公开(公告)日：2023-01-13
申请号：CN202211595291.4
申请日：2022-12-13
申请人： 南京芯驰半导体科技有限公司(CN)
IPC分类号： G06F15/173 , G06F15/177 , G06F15/78 , G06F13/40 , G06F11/22 , H04L69/22
摘要： 本申请公开一种异构多核系统，包括不同硬件域，不同硬件域之间硬件隔离，不同硬件域之间通过核间通信通道传输信息，每个硬件域配置有处理单元；其中一硬件域配置的处理单元，通过以太网接收以太网数据，并根据预设规则拆包成不同硬件域串口数据后，传送给对应硬件域配置的处理单元；上述其中一硬件域配置的处理单元，还接收不同硬件域配置的处理单元发送的串口数据，并根据预设规则组包成以太网数据后，通过以太网进行传送。本申请还提供一种异构多核系统的通信方法，能够有效实现对远程异构多核系统SOC的各个核心系统进行维护和调试。
-
公开(公告)号：CN115599457A
公开(公告)日：2023-01-13
申请号：CN202211436132.X
申请日：2022-11-16
申请人： 南京芯驰半导体科技有限公司(CN)
发明人： 王瑞
IPC分类号： G06F9/4401
摘要： 一种基于SPI接口的从芯片唤醒与启动方法，包括：系统上电后，从芯片完成初始基本配置后立即进入低功耗状态；主芯片进入从芯片唤醒启动任务，通过SPI接口向所述从芯片发送唤醒消息；所述从芯片被成功唤醒后，所述主芯片通过SPI接口向从芯片发送需要运行的镜像文件和启动消息；所述从芯片通过SPI接口接收所述镜像文件和所述启动消息后，向所述主芯片发送响应消息，并执行启动镜像文件；所述主芯片结束所述从芯片的唤醒启动任务。本申请的基于SPI接口的从芯片唤醒与启动方法，在系统不需要从芯片参与时，从芯片处于低功耗模式，而系统需要从芯片参与时，由主芯片通过SPI唤醒并启动处于低功耗状态的从芯片，从而降低系统功耗。
-
公开(公告)号：CN115599025A
公开(公告)日：2023-01-13
申请号：CN202211587529.9
申请日：2022-12-12
申请人： 南京芯驰半导体科技有限公司(CN)
IPC分类号： G05B19/042
摘要： 一种芯片阵列的资源成组控制系统、方法及存储介质，在系统中，资源分配模块用于确定至少一个片内资源组对应的片间分组标志码；至少一个片内资源组中，主机组件用于发起设有片间分组标志码的第一数据，并将第一数据发送至片内总线，从机组件用于基于片间分组标志码，接收由第一节点主机组件和同一片内资源组的主机组件发送的第一数据；第一节点从机组件，用于将通过片内总线接收的第一数据，发送至第二节点主机组件；第一节点主机组件，用于接收其他成组芯片的第一数据，并发送至片内总线，以使至少两个成组芯片中，采用相同片间分组标志码的资源构成片间资源组。由此，能够实现芯片阵列的片间资源的分组隔离，有效确保了数据传输的安全性。
-
公开(公告)号：CN115576889A
公开(公告)日：2023-01-06
申请号：CN202211429460.7
申请日：2022-11-15
申请人： 南京芯驰半导体科技有限公司
IPC分类号： G06F15/173 , G06F13/32 , G06F13/40 , G06F13/42 , H04L61/255 , H04L69/14
摘要： 本申请公开了一种链式的多芯片系统及通讯方法，属于芯片技术领域。所述多芯片系统包括n个芯片，每个芯片中设置有菊花链模块，菊花链模块包括一个发送端和一个接收端，n≥2；当m=0时，第0个芯片的接收端与第n‑1个芯片的发送端相连，发送端与第1个芯片的接收端相连；当1≤m≤n‑2时，第m个芯片的接收端与第m‑1个芯片的发送端相连，发送端与第m+1个芯片的接收端相连；当m=n‑1时，第n‑1个芯片的接收端与第n‑2个芯片的发送端相连，发送端与第0个芯片的接收端相连。本申请能够复用单一IP设计，使多芯片系统具有结构简单、成本低廉、较低频工作而无须端口物理层的特点，且具有精简的芯片间通讯包格式。
-
公开(公告)号：CN115469640A
公开(公告)日：2022-12-13
申请号：CN202211097342.0
申请日：2022-09-08
申请人： 南京芯驰半导体科技有限公司
发明人： 夏少均
IPC分类号： G05B23/02
摘要： 一种汽车仪表系统的测试系统及测试方法，所述测试方法包括：基于需要测试的仪表系统的类别，配置在多核处理器的第二处理器核的测试系统从预设的协议数据库中获取该仪表系统对应类别的协议规则；基于选择的测试项目和其测试输入，根据协议规则生成该测试项目的协议指令到指令发送队列；调整指令发送队列内协议指令的顺序后，通过核间通信接口按序向所述仪表系统发送协议指令；所述仪表系统响应接收到的协议指令，在仪表盘上输出响应结果以判断测试结果。本申请还提供一种汽车仪表系统的测试系统，方便汽车仪表系统的测试，提高了不同类别汽车仪表系统的测试效率。
-
公开(公告)号：CN115455456A
公开(公告)日：2022-12-09
申请号：CN202211381627.7
申请日：2022-11-07
申请人： 南京芯驰半导体科技有限公司
发明人： 方明
摘要： 一种3D资源文件安全使用的方法，所述方法包括：基于3D应用的加载指令，读取加密后的渲染源文件到普通内存；将所述渲染源文件在一可信操作系统内解密至安全内存，并为渲染源文件绑定访问ID后将访问ID传回至3D应用；基于所述访问ID，3D应用控制GPU驱动从所述可信操作系统中获取解密后渲染源文件在安全内存中的内存地址；基于3D应用程序的绘图指令，GPU驱动依次驱动GPU根据内存地址从安全内存中获取相应的渲染源文件。本申请的3D资源文件安全使用的方法，避免了3D资源文件被非法复制和盗取。
-
公开(公告)号：CN115438364A
公开(公告)日：2022-12-06
申请号：CN202211386173.2
申请日：2022-11-07
申请人： 南京芯驰半导体科技有限公司
摘要： 本申请公开了一种通用输入输出接口的访问方法、系统芯片及车载设备，属于芯片技术领域。方法应用于包括安全域、多个应用域和多个GPIO的系统芯片中，每个GPIO对应的权限寄存器中存储有安全域配置的目标权限列表，目标权限列表包括每个应用域访问每个GPIO的权限信息，方法包括：当应用域需要访问GPIO时，应用域根据本次的访问需求生成访问信息，向GPIO发送访问信息；GPIO接收访问信息，从对应的权限寄存器中读取目标权限列表中与应用域对应的权限信息；GPIO根据权限信息和访问信息判断应用域是否具有对GPIO的访问权限。本申请避免应用域对GPIO的非法访问，提高了系统芯片的安全性。
-
公开(公告)号：CN115203116B
公开(公告)日：2022-12-06
申请号：CN202211111090.2
申请日：2022-09-13
申请人： 南京芯驰半导体科技有限公司
发明人： 李海军
摘要： 一种AXI总线传输方法、系统和芯片，AXI总线传输方法包括：获取主机发送的读写命令；通过第一排序方式对读写命令进行排序编码，以生成当前序列号；发送读写命令和当前序列号，以通过异步桥进行跨子系统传输；检测接收到的读写命令的类型；响应于读写命令的类型为第一类型，关闭第二类型的检测通道；响应于当前序列号与预设序列号一致，将第一读写命令发送至从机，打开第二类型的检测通道，并以第一排序方式生成下一个读写命令的预设序列号。由此，对于AXI总线加异步桥的设计结构，能够满足其对跨子系统的读、写命令的序列要求，有效提高了系统的可靠性，且逻辑增加量少，不影响AXI总线结构及性能。
-
公开(公告)号：CN115190063B
公开(公告)日：2022-11-29
申请号：CN202211111027.9
申请日：2022-09-13
申请人： 南京芯驰半导体科技有限公司
发明人： 王洋
摘要： 一种基于路由表的CAN报文发送方法，包括：接收报文，并将报文的各自帧的信息写入路由表，其中，路由表包括分组信息，以使多个报文分成多组；接收发帧请求，并基于路由表确定与帧对应的分组信息；根据分组信息将同一分组的帧写入与分组信息对应的硬件发送单元所属的软件队列；软件队列基于调度算法将各个队列中的多个帧依次写入硬件发送单元。本申请还提供一种基于路由表的CAN报文发送系统，提高了软件的通用性，只需烧写不同的路由表，一套软件即可覆盖多数的路由场景。
-
-
-
-
-
-
-
-
-
搜索结果
443 条记录 (耗时 0.053 秒)