公开(公告)号：CN114095031A

公开(公告)日：2022-02-25

申请号：CN202111309657.2

申请日：2021-11-06

Applicant: 北京工业大学

Inventor： 万培元 ,  沈之淇 ,  陈志杰 ,  金伯雍 ,  包宇成 ,  李东宇 ,  王川恺

IPC: H03M3/00

Abstract: 本发明提出了一种用于离散型Sigma‑Delta调制器的防过载无源加法器，包括非交叠时钟发生源，开关电容电路，电压比较器以及或门，利用电荷重分配技术得到无源加法器的输出电压，与基准电压通过电压比较器和或门判断极性，并使用或门输出的极性信号控制调制器中积分器的采样电容值，调整积分器的系数，确保调制器在输入信号幅度较大的情况下仍工作在稳定状态，该发明通过简单的电路改进并保留了无源加法器低功耗的优点，有效避免了因调制器过载引起的输出信号信噪比急剧下降的问题。

公开(公告)号：CN113300711A

公开(公告)日：2021-08-24

申请号：CN202110556940.9

申请日：2021-05-21

Applicant: 北京工业大学

Inventor： 陈志杰 ,  张晓羽 ,  万培元 ,  张洪达 ,  马永阔

IPC: H03M1/50

Abstract: 本发明公开了一种基于比较器的电压时间转换电路，包括采样电路、电压时间转换电路、时间数字转换电路三部分。在整体结构中，采样电路连接输入的差分信号，并传递到电压时间转换电路输入端，将电压余量转换为时间余量，并输出到时间数字转换电路完成整体电路转换工作。本发明将整体电路分为两部分，首先是第一部分对输入电压信号的采样，并将采样加过存储到电容中；其次是利用斜坡发生器与输入信号进行比较并将结果输出为方波信号。通过电压时间转换电路输出的开启和停止信号可通过异或门直接作为单独信号控制时间数字转换电路的工作状态。以此完成从电压输入信号到时间输出信号的转换。

公开(公告)号：CN112564882A

公开(公告)日：2021-03-26

申请号：CN202011342608.4

申请日：2020-11-26

Applicant: 北京工业大学

Inventor： 邢艳辉 ,  徐建皓 ,  万培元 ,  杨江 ,  李珍 ,  陈志杰

IPC: H04L5/16 ,  H04L12/02 ,  H04L1/00 ,  G06F13/42 ,  G06F9/30

Abstract: 本发明公开了一种基于AHB总线的单线数字通讯接口，采用半双工模式，实现主机与多个从机之间的组网通信。单线数字通讯接口由AHB的接口模块和数据收发模块构成。在数据传输过程中以字节为单位，具有独特的起始、结束方式以及本身特有的数据帧格式。单线传输要求所有的数据通信必须严格按照规定的时序进行。为了保证数据的正确性，采用CRC校验来对每一帧数据进行校验，并且作为芯片的I/O口，还有滤除毛刺的filter滤波模块，最终确保通信的稳定可靠。相比于其他通信接口，线路简单，节约了I/O口资源，降低了硬件成本。同时，接口可由AHB总线对其数据进行配置以及对接口状态信息进行读取，有着较强的灵活性与可监测性。

公开(公告)号：CN112383308A

公开(公告)日：2021-02-19

申请号：CN202011342612.0

申请日：2020-11-26

Applicant: 北京工业大学

Inventor： 万培元 ,  谢隆 ,  陈志杰 ,  白涛 ,  张洪达

IPC: H03M1/10

Abstract: 本发明公开了一种基于LMS算法逐次逼近式模拟数字转换器校准方法，是一种采用两个整数型非二进制分段电容阵列的ADC的失调双注入数字LMS算法校准方案。逐次逼近型ADC的精度主要受DAC中单位电容的失配、寄生效应以及噪声等非理想因素的影响，其中最主要的是电容失配影响，在提高ADC精度方法上，采用数字校准的方式更加方便并可以实现更为复杂的功能。本发明所采用的LMS算法校准，属于后台校准的一种方法，在ADC正常工作阶段同步地进行，并不会影响正常的工作，在ADC工作中通过LMS算法对数值权重不断进行调节以达到提高精度的目的。在算法实现方面，LMS算法的计算复杂度低，硬件开销小，易于实现。

公开(公告)号：CN112380157A

公开(公告)日：2021-02-19

申请号：CN202011342609.9

申请日：2020-11-26

Applicant: 北京工业大学

Inventor： 万培元 ,  杨江 ,  陈志杰 ,  李珍 ,  徐建皓

IPC: G06F13/42 ,  G06F13/40 ,  G06F11/10

Abstract: 本发明公开了一种带FIFO缓存和校验功能的IIC总线的通信装置，该通信装置用于APB总线和IIC总线之间；所述的IIC总线的通信装置包括：APB总线接口、时钟控制模块、FIFO以及IIC总线接口控制器等。本发明加入了异步FIFO缓存和数据校验功能，可以用于高速设备与低速IIC设备之间通信。当在数据传输期间，FIFO可以对数据同步缓存，同时避免了IIC设备长时间占用APB总线以及处理器的时间，提高了数据传输效率。本发明融入了数据传输校验功能解决了传统的IIC在传输数据时自身无校验功能的缺陷，而通过加入奇偶校验技术可以保证每个字节数据传输的正确性。本发明数据校验是对每个字节分别校验，如果校验结果有错，可以定位出具体出错的字节数据的位置。