-
Patent Agency Ranking
公开(公告)号：CN112349329B
公开(公告)日：2023-06-30
申请号：CN202011347608.3
申请日：2020-11-26
Applicant: 北京工业大学
IPC: G11C16/04
Abstract: 本发明公开了一种与标准CMOS工艺兼容的EEPROM存储单元结构，该结构包括：存储单元阵列及读出电路。所述的存储单元阵列包括三个MOS管，所述的三个MOS管包括PMOS管M1、PMOS管M2和NMOS管M3。所述的PMOS管M1充当控制栅‑浮栅电容，所述的PMOS管M2充当浮栅‑沟道区电容。所述的NMOS管M3的栅极与所述的PMOS管M1和所述的PMOS管M2的栅极相连。所述的读出电路是利用浮栅上存储的电荷控制一个预充电电容的泄电通路是否导通。本发明采用标准CMOS工艺，无需额外的掩膜或工艺，极大的降低制造成本，且EEPROM存储机制拥有良好的耦合系数，从而拥有更高的处理速度。同时根据不同的操作模式选择不同的晶体管，从而提升EEPROM存储器的性能，增强EEPROM的可靠性。
-
公开(公告)号：CN112564882A
公开(公告)日：2021-03-26
申请号：CN202011342608.4
申请日：2020-11-26
Applicant: 北京工业大学
Abstract: 本发明公开了一种基于AHB总线的单线数字通讯接口，采用半双工模式，实现主机与多个从机之间的组网通信。单线数字通讯接口由AHB的接口模块和数据收发模块构成。在数据传输过程中以字节为单位，具有独特的起始、结束方式以及本身特有的数据帧格式。单线传输要求所有的数据通信必须严格按照规定的时序进行。为了保证数据的正确性，采用CRC校验来对每一帧数据进行校验，并且作为芯片的I/O口，还有滤除毛刺的filter滤波模块，最终确保通信的稳定可靠。相比于其他通信接口，线路简单，节约了I/O口资源，降低了硬件成本。同时，接口可由AHB总线对其数据进行配置以及对接口状态信息进行读取，有着较强的灵活性与可监测性。
-
公开(公告)号：CN112380157A
公开(公告)日：2021-02-19
申请号：CN202011342609.9
申请日：2020-11-26
Applicant: 北京工业大学
Abstract: 本发明公开了一种带FIFO缓存和校验功能的IIC总线的通信装置，该通信装置用于APB总线和IIC总线之间；所述的IIC总线的通信装置包括：APB总线接口、时钟控制模块、FIFO以及IIC总线接口控制器等。本发明加入了异步FIFO缓存和数据校验功能，可以用于高速设备与低速IIC设备之间通信。当在数据传输期间，FIFO可以对数据同步缓存，同时避免了IIC设备长时间占用APB总线以及处理器的时间，提高了数据传输效率。本发明融入了数据传输校验功能解决了传统的IIC在传输数据时自身无校验功能的缺陷，而通过加入奇偶校验技术可以保证每个字节数据传输的正确性。本发明数据校验是对每个字节分别校验，如果校验结果有错，可以定位出具体出错的字节数据的位置。
-
公开(公告)号：CN112564882B
公开(公告)日：2023-06-20
申请号：CN202011342608.4
申请日：2020-11-26
Applicant: 北京工业大学
Abstract: 本发明公开了一种基于AHB总线的单线数字通讯接口，采用半双工模式，实现主机与多个从机之间的组网通信。单线数字通讯接口由AHB的接口模块和数据收发模块构成。在数据传输过程中以字节为单位，具有独特的起始、结束方式以及本身特有的数据帧格式。单线传输要求所有的数据通信必须严格按照规定的时序进行。为了保证数据的正确性，采用CRC校验来对每一帧数据进行校验，并且作为芯片的I/O口，还有滤除毛刺的filter滤波模块，最终确保通信的稳定可靠。相比于其他通信接口，线路简单，节约了I/O口资源，降低了硬件成本。同时，接口可由AHB总线对其数据进行配置以及对接口状态信息进行读取，有着较强的灵活性与可监测性。
-
公开(公告)号：CN112349329A
公开(公告)日：2021-02-09
申请号：CN202011347608.3
申请日：2020-11-26
Applicant: 北京工业大学
IPC: G11C16/04
Abstract: 本发明公开了一种与标准CMOS工艺兼容的EEPROM存储单元结构，该结构包括：存储单元阵列及读出电路。所述的存储单元阵列包括三个MOS管，所述的三个MOS管包括PMOS管M1、PMOS管M2和NMOS管M3。所述的PMOS管M1充当控制栅‑浮栅电容，所述的PMOS管M2充当浮栅‑沟道区电容。所述的NMOS管M3的栅极与所述的PMOS管M1和所述的PMOS管M2的栅极相连。所述的读出电路是利用浮栅上存储的电荷控制一个预充电电容的泄电通路是否导通。本发明采用标准CMOS工艺，无需额外的掩膜或工艺，极大的降低制造成本，且EEPROM存储机制拥有良好的耦合系数，从而拥有更高的处理速度。同时根据不同的操作模式选择不同的晶体管，从而提升EEPROM存储器的性能，增强EEPROM的可靠性。
-
-
-
-
Search Results
5
records
(took 0.019 seconds)
