-
公开(公告)号：CN112491391A
公开(公告)日：2021-03-12
申请号：CN202011347606.4
申请日：2020-11-26
申请人： 北京工业大学
IPC分类号： H03H17/02
摘要： 本发明公开了一种音频DAC的插值滤波器实现结构，采用级联形式的滤波器实现结构，使用多个滤波器级联实现更高的阶数，通过基于计数器的使能信号产生模块以及门控时钟产生模块的控制来降低各个滤波器的功耗。门控时钟采用同一个时钟源，更利于实现以及电路移植，降低了后端设计难度。单个滤波器通过采用半带滤波器和级联梳状积分滤波器的组合来降低系数数量，减少了运算量以及存储量，利用对称性降低了系数数量和存储量，使用CSD编码的方法对乘法运算进行优化，降低乘法需要的功耗以及面积。配合门控时钟以及使能控制信号对运算逻辑进行时分复用处理，每个滤波器只需要一组运算逻辑，通过时分复用的方式实现大量的运算，极大的减少了功耗及面积损耗。
-
公开(公告)号：CN112349329A
公开(公告)日：2021-02-09
申请号：CN202011347608.3
申请日：2020-11-26
申请人： 北京工业大学
IPC分类号： G11C16/04
摘要： 本发明公开了一种与标准CMOS工艺兼容的EEPROM存储单元结构，该结构包括：存储单元阵列及读出电路。所述的存储单元阵列包括三个MOS管，所述的三个MOS管包括PMOS管M1、PMOS管M2和NMOS管M3。所述的PMOS管M1充当控制栅‑浮栅电容，所述的PMOS管M2充当浮栅‑沟道区电容。所述的NMOS管M3的栅极与所述的PMOS管M1和所述的PMOS管M2的栅极相连。所述的读出电路是利用浮栅上存储的电荷控制一个预充电电容的泄电通路是否导通。本发明采用标准CMOS工艺，无需额外的掩膜或工艺，极大的降低制造成本，且EEPROM存储机制拥有良好的耦合系数，从而拥有更高的处理速度。同时根据不同的操作模式选择不同的晶体管，从而提升EEPROM存储器的性能，增强EEPROM的可靠性。
-
公开(公告)号：CN109765959B
公开(公告)日：2020-05-22
申请号：CN201910174094.7
申请日：2019-03-08
申请人： 北京工业大学
IPC分类号： G05F1/625
摘要： 本发明公开了基于时间数字采样的低压差稳压电路，该电路包括：时间数字转换单元、晶体管阵列和负载；本发明对模拟电压的采样原理进行改进，使用时间数字转换单元代替传统数字低压差稳压器的模拟电路部分，最大程度上避免了模拟电路对系统性能产生的影响。本发明采用时间数字转换单元代替传统数字低压差稳压器的模数转换器和桶形移位寄存器，能够有效减小系统中模拟电路所占比例，有助于减小电路所占面积，同时也可加快系统响应速度，降低功耗，提升稳压器性能。
-
公开(公告)号：CN109765959A
公开(公告)日：2019-05-17
申请号：CN201910174094.7
申请日：2019-03-08
申请人： 北京工业大学
IPC分类号： G05F1/625
摘要： 本发明公开了基于时间数字采样的低压差稳压电路，该电路包括：时间数字转换单元、晶体管阵列和负载；本发明对模拟电压的采样原理进行改进，使用时间数字转换单元代替传统数字低压差稳压器的模拟电路部分，最大程度上避免了模拟电路对系统性能产生的影响。本发明采用时间数字转换单元代替传统数字低压差稳压器的模数转换器和桶形移位寄存器，能够有效减小系统中模拟电路所占比例，有助于减小电路所占面积，同时也可加快系统响应速度，降低功耗，提升稳压器性能。
-
公开(公告)号：CN103226531B
公开(公告)日：2016-01-20
申请号：CN201310116577.4
申请日：2013-04-07
申请人： 北京工业大学
IPC分类号： G06F13/28
摘要： 本发明属于嵌入式系统领域，公开了一种双端口外设配置接口电路，对外只有两个IO接口：一个是RCK时钟输入端口，另一个是RDA数据双向端口；与寄存器组的连接端口有：读、写数据端口，读/写地址信号端口，读、写使能信号端口。接口电路包括：时钟计数器，读写判断寄存器，地址/数据移位寄存器，读数据移位寄存器，地址寄存器，写使能信号产生寄存器，和读使能信号产生寄存器。本发明所述的接口电路具有通信协议简单、外部端口少、电路简单、通信速率随外部供给的RCK时钟速率的变化而改变和不需要外部供给系统时钟等优点。
-
公开(公告)号：CN104977968A
公开(公告)日：2015-10-14
申请号：CN201410147047.0
申请日：2014-04-14
申请人： 北京工业大学
IPC分类号： G05F1/567
摘要： 一种高阶温度补偿的带隙基准电路，属于电子电路技术领域。具体包括一阶带隙基准电路，高阶温度补偿电路，以及零温度系数电流产生电路。本发明基于传统一阶温度补偿的带隙基准电路，利用工作在亚阈值区的MOS管电压-电流特性，产生与温度呈指数关系的高阶项，叠加于一阶带隙基准电压上，进而得到具有高阶温度补偿的带隙基准电压，比传统带隙基准具有更低的温度系数。该电路可以应用于振荡器、数据转换器等各种模拟集成电路中。
-
公开(公告)号：CN102638268B
公开(公告)日：2015-02-18
申请号：CN201210116311.5
申请日：2012-04-19
申请人： 北京工业大学
IPC分类号： H03M1/38
摘要： 本发明公开了一种基于逐次比较量化的三阶前馈Sigma-Delta调制器。本发明所述的Sigma-Delta调制器包括三个积分器(1)、一个多比特逐次比较量化器(2)、一个二进制码转换成温度码的数字电路(3)、一个反馈数模转换器(4)、一个计算出输入信号和反馈数模转换器输出信号之间差值的第一加法器单元(5)。一个在前馈通路上的直接由逐次比较器的多输入采样开关电容阵列构成的第二加法器单元(6)，该加法器单元取代了目前通过额外的模拟加法器功能电路或数字加法器功能电路。本发明得到的Sigma-Delta调制器，具有超低功耗，高分辨率的特点。
-
公开(公告)号：CN103106379A
公开(公告)日：2013-05-15
申请号：CN201310007250.3
申请日：2013-01-09
申请人： 北京工业大学
IPC分类号： G06K7/00
摘要： 一种具有鲁棒性的非接触式IC卡的收数方法，属于IC卡接收数据的技术领域，其特征在于适应不同的数据解调宽度，校正时钟偏差。用恢复的载波时钟过采样解调数据，并存入128+16位的数据缓存中；检测数据缓存中连续零，并记录连续零的中心位置和最长连续零的长度；通过判断数据缓存中前、后64位中零的个数和最长连续零长度的关系来判断序列，以适应不同的数据解调宽度；将检测到的第一串较长连续零的中心位置作为位同步基准，以此为通信起始位；其后每128个时钟周期进行序列判断，并比较Z或Ｘ序列中零的中心位置与数据缓存第32~63位或第96~127位的中的位置的偏差，用以调整位同步基准，从而校正时钟偏差。
-
公开(公告)号：CN117749187B
公开(公告)日：2024-06-28
申请号：CN202410186411.8
申请日：2024-02-20
申请人： 北京智芯微电子科技有限公司 , 北京工业大学
摘要： 本发明公开了一种模数转换器、处理器及电子设备，其中，模数转换器包括：电容阵列，对输入的模拟信号进行采样，且在进行电容切换的情况下上极板电压发生改变；一阶积分单元，包括第一积分模块和第二积分模块，第一积分模块和第二积分模块交替对电容阵列的残差电压进行采集和积分，生成一阶积分电压；二阶积分单元，包括第三积分模块和第四积分模块，第三积分模块和第四积分模块交替对一阶积分电压进行积分，生成二阶积分电压；比较单元，分别与电容阵列、一阶积分单元和二阶积分单元相连，并根据上极板电压、一阶积分电压和二阶积分电压进行比较，输出数字信号；逻辑单元，与比较单元相连，并对数字信号进行处理，获得切换控制信号和时钟信号。
-
公开(公告)号：CN116505943A
公开(公告)日：2023-07-28
申请号：CN202310479076.6
申请日：2023-04-28
申请人： 北京工业大学
摘要： 本发明公开了一种反馈式二阶噪声整形逐次逼近模数转换器，包括：采样保持及DAC电路、二阶环路滤波器、电压比较器以及逐次逼近逻辑电路四个部分。所述的采样保持及DAC电路与输入电压和二阶环路滤波器相连。所述的环路滤波器将连续两个周期的量化残差进行加权求和操作，其中采用一个放大器将量化残差进行放大，以补偿电容之间电荷共享造成的电压损失，并引入多个时序控制开关电容阵列进行电荷重分配操作，在比较转换的过程中引入噪声整形技术。本发明避免了前馈式噪声整形中多输入比较器的噪声影响，并且使用反馈电容接入主环路的方式抑制了传统反馈式噪声整形结构中的信号衰减问题。
-
-
-
-
-
-
-
-
-
搜索结果
64 条记录 (耗时 0.026 秒)
