公开(公告)号：CN114937700A

公开(公告)日：2022-08-23

申请号：CN202210682323.8

申请日：2022-06-16

Applicant: 上海集成电路制造创新中心有限公司 ,  复旦大学

Inventor： 陈鲲 ,  杨静雯 ,  徐敏 ,  王晨 ,  张卫 ,  徐赛生 ,  吴春蕾

IPC: H01L29/78 ,  H01L29/10 ,  H01L27/092 ,  H01L21/336 ,  H01L21/8238

Abstract: 本发明提供了一种半导体器件的沟道结构，包括：第一沟道区以及第二沟道区，所述第一沟道区与所述第二沟道区均形成于所述GAA器件的源区和漏区之间；所述第一沟道区形成于衬底的第一区域上；所述第二沟道区形成于所述衬底的第二区域上；所述第一沟道区包括：沿远离所述衬底方向上依次形成的第一沟道层以及若干第二沟道层，各第二沟道层之间以及所述若干第二沟道层与所述第一沟道层之间均不接触；所述第二沟道区包括：形成于所述衬底上的所述第一沟道层。解决了如何利用简洁的工艺制作半导体器件的沟道结构的问题，实现了工艺的简化以及减小器件缺陷的效果。

公开(公告)号：CN112908853B

公开(公告)日：2022-08-16

申请号：CN202110114036.2

申请日：2021-01-27

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 张卫 ,  徐敏 ,  陈鲲 ,  杨静雯 ,  徐赛生 ,  王晨 ,  吴春蕾 ,  尹睿

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/08

Abstract: 本发明提供了一种GAA晶体管及其制备方法、电子设备，其中的制备方法，包括：提供一衬底；在所述衬底上形成外延层，所述外延层包括交替层叠的牺牲层与硅层，其中，所述外延层中与所述衬底相接触的一层为底层牺牲层；刻蚀所述衬底与所述外延层，以形成鳍片；刻蚀所述鳍片中剩余的外延层，以在鳍片的第一侧与第二侧刻蚀出源极区域与漏极区域，其中，刻蚀的最终终点低于所述剩余的外延层中底层牺牲层的最高处，且不低于衬底与底层牺牲层的连接处；鳍片的第一侧与第二侧为鳍片一对相对的两侧；在所述源极区域制作源极，在所述漏极区域制作漏极。

公开(公告)号：CN114899105A

公开(公告)日：2022-08-12

申请号：CN202210493870.1

申请日：2022-04-28

Applicant: 复旦大学

Inventor： 包文中 ,  朱宇轩 ,  夏银 ,  缑赛飞 ,  张卫

IPC: H01L21/34 ,  H01L29/786 ,  B82Y10/00 ,  B82Y40/00 ,  B82Y30/00

Abstract: 本发明属于微电子工艺技术领域，具体为一种基于二维材料的自对准顶栅场效应晶体管的制备方法。本发明制备方法包括：硅/二氧化硅或蓝宝石衬底上的单层或多层二维半导体材料的制备、氧化物介质层的生长、氧化物介质层上的顶栅金属电极的沉积、氧化物介质层选择性刻蚀以及与二维材料边缘接触的源漏金属电极的自对准沉积。本发明利用选择性腐蚀所形成的微结构作为硬掩膜自对准沉积源漏的金属材料，相较于非自对准工艺省略了源漏图形化套刻的步骤，避免因尺寸缩小所导致的对准偏差问题，更易于制备短沟道场效应晶体管，因此，该制备方法在尺寸不断微缩的先进工艺中有广阔的应用前景。

公开(公告)号：CN113429605B

公开(公告)日：2022-08-05

申请号：CN202110720204.2

申请日：2021-06-28

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 丁士进 ,  谭昊天 ,  吴小晗 ,  张卫

IPC: C08J5/18 ,  C08G61/12 ,  C08L65/00 ,  C23C16/455 ,  G01N27/00

Abstract: 本发明提供了一种聚合物半导体薄膜的制备方法，包括步骤：S0：将衬底放入原子层沉积设备的反应腔体中；S1：向所述反应腔体中通入第一混合反应气体，所述第一混合反应气体包括第一前驱体；S2：向所述反应腔体中通入第二混合反应气体，所述第二混合反应气体包括第二前驱体，使所述第一前驱体与所述第二前驱体反应生成聚合物；S3：循环交替进行所述步骤S1和所述步骤S2，直至生成的聚合物半导体薄膜达到目标薄膜厚度，使得制备的聚合物半导体薄膜厚度精确可控，可以精确到纳米级别，并且即使在小于10nm的超薄厚度下，所述聚合物半导体薄膜仍然具有连续、均匀的薄膜形貌。本发明还提供一种聚合物半导体薄膜和气体传感器。

公开(公告)号：CN111769095B

公开(公告)日：2022-06-21

申请号：CN202010561660.2

申请日：2020-06-18

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 张卫 ,  刘子玉 ,  陈琳 ,  孙清清

IPC: H01L23/522 ,  H01L21/768

Abstract: 本发明属于半导体器件技术领域，具体为一种基于高功能密度硅通孔结构的三维电容电感及制备方法。本发明三维电容电感包括：衬底，形成有硅通孔；三维电容，形成在所述硅通孔的侧壁上，依次包括第一金属层、第二绝缘层和第二金属层；三维电感，由所述硅通孔的中心填充金属和平面厚金属再布线构成；其中，所述硅通孔的侧壁与所述三维电容之间设有第一绝缘层，所述三维电容与所述三维电感之间设有第三绝缘层。本发明能够有效增加集成系统中电容和电感的值，同时能够在三维集成中将电容电感集成在芯片附近，也能提高三维集成中硅通孔的功能密度，提高系统集成中硅的利用率。与其他有机基板上的离散电容电感相比，集成度大大提高。

公开(公告)号：CN111540740B

公开(公告)日：2022-06-21

申请号：CN202010400726.X

申请日：2020-05-13

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 朱宝 ,  陈琳 ,  孙清清 ,  张卫

IPC: H01L27/108 ,  H01L21/8242

Abstract: 本发明属于集成电路存储器技术领域，具体为基于pn结和肖特基二极管的半浮栅存储器及其制备方法。本发明公开的半浮栅存储器，是在浮栅晶体管内部同时嵌入pn结和肖特基二极管，分别作为电荷擦写的通道；pn结具有整流特性，即正向导通、反向截止，而且开启电压非常小；利用pn结作为电荷擦除的通道，可以极大提高擦除速度；肖特基二极管同样具有整流特性，而且开启电压也非常小；利用肖特基二极管作为电荷写入的通道，可以极大提高电荷写入速度。

公开(公告)号：CN109709192B

公开(公告)日：2022-06-17

申请号：CN201811530398.4

申请日：2018-12-14

Applicant: 复旦大学

Inventor： 卢红亮 ,  袁凯平 ,  朱立远 ,  张卫

IPC: G01N27/407 ,  B82Y15/00 ,  B82Y30/00

Abstract: 本发明公开了一种基于氧化钨/氧化锡核壳纳米片结构的气敏纳米材料、制备工艺及其应用。本发明采用一种较为简便的、可大批量合成的溶剂热法制备氧化钨核层纳米片，结合原子层沉积技术合成氧化锡层，得到了氧化钨/氧化锡核壳结构纳米片。与现有制备工艺相比，本发明具有可重复性强，成品率高，制备效率高，可大规模化生产等优点。本发明构建的基于n‑n异质结的核壳结构材料结合微机电系统，作为气体传感器时灵敏度大幅提升，响应时间和恢复时间大幅缩减，并且可在复杂环境中对氨气（NH3）气体具有优异的选择性，可为气体监测领域开发高灵敏度、高稳定性的气体传感器提供坚实的技术支持。

公开(公告)号：CN112201655B

公开(公告)日：2022-04-29

申请号：CN202010944488.9

申请日：2020-09-10

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 朱宝 ,  陈琳 ,  孙清清 ,  张卫

IPC: H01L27/08 ,  H01L21/822

Abstract: 本发明公开一种纳米电容三维集成结构及其制作方法。该纳米电容三维集成结构包括形成在铝箔正面和背面的第一纳米电容结构和第二纳米电容结构，第一纳米电容结构的第一顶部金属电极层通过第一沟槽结构、第二沟槽结构、铝通孔结构、第四沟槽结构、第五沟槽结构与第二纳米电容结构的第二顶部金属电极层电气连通；第一纳米电容结构的第一底部金属电极层通过第三沟槽结构、铝箔、第六沟槽结构与第二纳米电容结构的第二底部金属电极层电气连通。本发明能够显著增大电容密度缩短互连线长度，从而有利于减小互连电阻和能量损耗，此外，能够减少工艺步骤，降低工艺复杂度，从而有效降低生产成本。

公开(公告)号：CN112151538B

公开(公告)日：2022-04-29

申请号：CN202010944489.3

申请日：2020-09-10

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 朱宝 ,  陈琳 ,  孙清清 ,  张卫

IPC: H01L27/08 ,  H01L21/822

Abstract: 本发明公开一种纳米电容三维集成结构及其制造方法。该纳米电容三维集成结构制造方法在低阻硅衬底的正面和背面分别形成正面沟槽和背面沟槽，并在其中形成第一纳米电容结构和第二纳米电容结构，并且正面沟槽和背面沟槽之间形成有硅通孔结构。硅通孔结构直接电气连通第一纳米电容结构和第二纳米电容结构的下电极，低阻硅衬底直接电气连通第一纳米电容结构和第二纳米电容结构的上电极，可以缩短互连线长度，从而有利于减小互连电阻和能量损耗。

公开(公告)号：CN114335188A

公开(公告)日：2022-04-12

申请号：CN202210001044.0

申请日：2022-01-04

Applicant: 复旦大学

Inventor： 晁鑫 ,  王晨 ,  陈琳 ,  孙清清 ,  张卫

IPC: H01L29/788 ,  H01L21/336 ,  H01L29/423

Abstract: 本发明公开一种小尺寸的存储器件结构及其制备方法。该小尺寸的存储器件结构包括：衬底，其形成有P阱区、N阱区和U形槽，其中，N阱区位于P阱区上方，U形槽贯穿N阱区；半浮栅介质层，形成在所述U形槽表面并延伸覆盖部分所述N阱区表面，且在N阱区表面形成有窗口；半浮栅，覆盖所述半浮栅介质层并完全填充所述U形槽，且在窗口处与N阱区表面相接触；控制栅介质层，形成在所述半浮栅上表面；控制栅，覆盖所述控制栅介质层；源区和漏区，分别形成在所述控制栅两侧的N阱区中。通过半浮栅晶体管U形槽侧壁寄生的PMOS管对半浮栅区域进行编程，极大地简化了半浮栅晶体管结构和微缩了器件单元尺寸。