公开(公告)号：CN107066393A

公开(公告)日：2017-08-18

申请号：CN201710022698.0

申请日：2017-01-12

Applicant: 安徽大学

Inventor： 樊进 ,  彭春雨 ,  高珊 ,  李正平 ,  谭守标 ,  蔺智挺 ,  吴秀龙 ,  陈军宁 ,  徐超 ,  代月花

IPC: G06F12/02 ,  G06F12/1027

Abstract: 本发明公开了一种提高地址映射表中映射信息密度的方法，可以提高基于缓存部分映射信息的页映射方案中缓存映射表的命中率，提高闪存转换层的读写性能，在不增加位于内存中的缓存映射表里表项数量的前提下，将在逻辑地址和物理地址上都连续、相邻的映射记录进行合并产生一条映射条目，这样一条映射条目可以表示多个逻辑地址到物理地址之间的映射关系，插入缓存映射表内的是一条条映射条目而不再是一条条只能表示一个逻辑地址到物理地址之间映射关系的映射记录，以此在不增加缓存映射表对内存的占用的前提下增加缓存映射表中存储的映射记录数量，能显著增加缓存映射表的命中率，提高闪存转换层的读写效率，可广泛应用于各种系统的NAND Flash存储器的管理。

公开(公告)号：CN102592660A

公开(公告)日：2012-07-18

申请号：CN201210036104.9

申请日：2012-02-17

Applicant: 安徽大学

Inventor： 吴秀龙 ,  柏娜 ,  谭守标 ,  李正平 ,  孟坚 ,  陈军宁 ,  徐超 ,  代月花 ,  龚展立

IPC: G11C11/413

Abstract: 一种单端操作的亚阈值存储单元电路，设有两个PMOS管P1、P2及七个NMOS管N1～N7，P1及P2的体端均分别与各自的源级连接后与电源电压Vdd连接,七个NMOS管N1～N7的体端以及N1、N2、N7的源极均接地，N3的栅极与行写控制信号RWR连接，N4的栅极与列写控制信号CWR连接，N2与P2组成一个反相器，其输出端连接到N2和P2的栅极，其输入端连接到P1的漏极，N5的栅极与读字线RWL连接，N5的漏极与读位线RBL连接，N6的源级与写位线WBL连接，N6的栅极与写字线WWL连接。

公开(公告)号：CN102543157A

公开(公告)日：2012-07-04

申请号：CN201210035886.4

申请日：2012-02-17

Applicant: 安徽大学

Inventor： 柏娜 ,  谭守标 ,  吴秀龙 ,  李正平 ,  孟坚 ,  陈军宁 ,  徐超 ,  代月花 ,  吴维奇

IPC: G11C11/40

Abstract: 一种双位线亚阈值存储单元电路，采用双端读写操作，电路包括第一反相器和第二反相器，两个反相器连接成交叉耦合，采用读写位线分离的双位线结构，交叉耦合的两个存储节点分别通过一个NMOS管连接到两根写位线上，同时交叉耦合的两个存储节点通过一个NMOS管与一个PMOS管连接到两根读位线上。本发明采用PMOS衬底调节技术，即将所有的PMOS的衬底端都连接到其栅端，能够在保证系统不增加额外管理功耗和不降低性能的前提下，实现动态操作能耗和静态操作中泄漏功耗的同时降低，提高了存储单元的静态噪声容限，使系统性能最优化。

公开(公告)号：CN101079446A

公开(公告)日：2007-11-28

申请号：CN200710023524.2

申请日：2007-06-01

Applicant: 安徽大学

Inventor： 陈军宁 ,  柯导明 ,  代月花 ,  高珊 ,  徐超 ,  孟坚 ,  吴秀龙

IPC: H01L29/78 ,  H01L29/49 ,  H01L29/423

Abstract: 异质栅多阶梯场极板横向双扩散金属氧化物半导体管，其特征是设置源栅和漏栅的异质双栅结构，由第一级场极板和第二级场极板构成多阶梯场极板，源栅、漏栅、第一级场极板和第二级场极板依次相连；源和漏分别设置在沟道阱区和阱漂移区上；栅氧化层设在源栅、漏栅与沟道阱区之间，在沟道阱区上设有阱接触孔；场氧化层在第一级场极板、第二级场极板以及阱漂移区之间；氧化层覆盖在多阶梯场极板之上；沟道阱区和阱漂移区均位于衬底之上。本发明在保持横向双扩散金属氧化物半导体管击穿特性的基础上，有效提高驱动电流、跨导，减小导通电阻，并降低功耗。

公开(公告)号：CN202549309U

公开(公告)日：2012-11-21

申请号：CN201220051620.4

申请日：2012-02-17

Applicant: 安徽大学

Inventor： 柏娜 ,  吴秀龙 ,  谭守标 ,  李正平 ,  孟坚 ,  陈军宁 ,  徐超 ,  代月花 ,  仇名强

IPC: G11C11/40

Abstract: 一种高密度、高鲁棒性的亚阈值存储电路，包括四个PMOS管P0~P3，六个NMOS管N0~N5，其中PMOS管P0与NMOS管N0,PMOS管P1与NMOS管N1以及PMOS管P2与NMOS管N2分别组成第一、二、三共三个反相器，第一、二反相器与NMOS管N4管组成交叉耦合的反相器链，第一反相器的输入连接第二反相器的输出，第二反相器的输入连接NMOS管N4的漏端，N4的源端连接第一反相器的输出，第一反相器的输出连接第三反相器的输入，第三个反相器的输出连接NMOS管N5的源端，N5的漏端连接读位线RBL，第二个反相器的输入连接到PMOS管P3、NMOS管N3组成的传输门的输出端，而传输门的输入端接写位线WBL，PMOS管P0~P3、NMOS管N3~N5管衬底与栅连接。

公开(公告)号：CN2569252Y

公开(公告)日：2003-08-27

申请号：CN02264284.6

申请日：2002-09-08

Applicant: 安徽大学

Inventor： 陈军宁 ,  柯导明 ,  代月花 ,  赵海峰 ,  孟坚

IPC: G06K9/24

Abstract: 基于DSP的高速便携式扫描仪，由扫描头和控制电路构成，其特征是采用DSP数字信号处理器；存储单元由DSP提供的18根地址线和16根数据线，分别接至闪存器Am29F400B的18根地址线和16根数据线管脚上；扫描头信号单元，由缓冲器74HC244为扫描信号电平整形，整形输出的串行CCD图像信号送至DSP的多通道缓冲串口接收管脚BDR0，并由DSP将该串行信号转换成16位并行信号，经DMA接收，暂存片内RAM中，然后送至数据总线D0－D15上。本实用新型可脱离计算机独立快速完成扫描工作，其适应性强、成本低、质量高。

公开(公告)号：CN202549310U

公开(公告)日：2012-11-21

申请号：CN201220051666.6

申请日：2012-02-17

Applicant: 安徽大学

Inventor： 吴秀龙 ,  柏娜 ,  谭守标 ,  李正平 ,  孟坚 ,  陈军宁 ,  徐超 ,  代月花 ,  龚展立

IPC: G11C11/413

Abstract: 一种单端操作的亚阈值存储单元电路，设有两个PMOS管P1、P2及七个NMOS管N1～N7，P1及P2的体端均分别与各自的源级连接后与电源电压Vdd连接,七个NMOS管N1～N7的体端以及N1、N2、N7的源极均接地，N3的栅极与行写控制信号RWR连接，N4的栅极与列写控制信号CWR连接，N2与P2组成一个反相器，其输出端连接到N2和P2的栅极，其输入端连接到P1的漏极，N5的栅极与读字线RWL连接，N5的漏极与读位线RBL连接，N6的源级与写位线WBL连接，N6的栅极与写字线WWL连接。

公开(公告)号：CN202549308U

公开(公告)日：2012-11-21

申请号：CN201220051608.3

申请日：2012-02-17

Applicant: 安徽大学

Inventor： 柏娜 ,  谭守标 ,  吴秀龙 ,  李正平 ,  孟坚 ,  陈军宁 ,  徐超 ,  代月花 ,  吴维奇

IPC: G11C11/40

Abstract: 一种双位线亚阈值存储单元电路，采用双端读写操作，电路包括第一反相器和第二反相器，两个反相器连接成交叉耦合，采用读写位线分离的双位线结构，交叉耦合的两个存储节点分别通过一个NMOS管连接到两根写位线上，同时交叉耦合的两个存储节点通过一个NMOS管与一个PMOS管连接到两根读位线上。本实用新型采用PMOS衬底调节技术，即将所有的PMOS的衬底端都连接到其栅端，能够在保证系统不增加额外管理功耗和不降低性能的前提下，实现动态操作能耗和静态操作中泄漏功耗的同时降低，提高了存储单元的静态噪声容限，使系统性能最优化。