-
公开(公告)号：CN117672306A
公开(公告)日：2024-03-08
申请号：CN202311835486.6
申请日：2023-12-28
Applicant: 清华大学
Abstract: 一种存算一体电路、电子装置和操作方法。该存算一体电路包括：权重单元阵列，包括多个权重单元；多条源线，与多个权重单元列一一对应；多条字线，与多个权重单元列一一对应；多条第一位线，与多个权重单元行一一对应；字线驱动电路，提供字线信号；源线驱动电路，提供源线信号；多个第一输出电路，与多条源线一一对应电连接，被配置为输出前向计算结果；多个第二输出电路，与多条第一位线一一对应电连接，被配置为输出后向计算结果；多个输入电路，与多条第一位线一一对应电连接，被配置为输入前向计算数据；字线驱动电路和源线驱动电路之一还被配置为输入反向计算数据。该存算一体电路通过复用部分外围驱动电路既可前向计算又可反向计算。
-
公开(公告)号：CN117672281A
公开(公告)日：2024-03-08
申请号：CN202211031883.3
申请日：2022-08-26
Applicant: 清华大学
IPC: G11C7/10
Abstract: 一种模拟缓存器及其操作方法、信号处理装置。该模拟缓存器包括级联的多个模拟缓存单元，每个模拟缓存单元包括输入电路、存储电路、隔离电路和输出电路，输入电路根据输入控制信号导通或截止以开始接收或者停止接收输入信号；存储电路从输入电路接收输入信号，并将采集到的输入信号以模拟数据的形式缓存在存储电路中；隔离电路根据隔离控制信号控制存储电路和输出电路电连接或断开；输出电路在与存储电路电连接时接收并缓存存储电路中缓存的模拟数据，并将模拟数据输出；除了第一级模拟缓存单元之外的任一当前级模拟缓存单元的输入电路与前一级模拟缓存单元的输出电路连接。该模拟缓存器可接收和缓存多个模拟信号，实现数据的高速并行移位和输出。
-
公开(公告)号：CN117559980A
公开(公告)日：2024-02-13
申请号：CN202311617096.1
申请日：2023-11-29
Applicant: 清华大学
Abstract: 本公开提供一种延时缓冲单元、延时缓冲阵列、电子装置及操作方法。该延时缓冲单元包括延时链和选择性旁路子单元，该延时链包括至少一个延时缓冲子单元，其中，至少一个延时缓冲子单元被配置为根据延时控制信号调节延时缓冲单元的传输延时，延时链的一端为目标输入端，延时链的与目标输入端相对的一端为目标输出端；选择性旁路子单元与目标输入端以及目标输出端电连接，被配置为根据配置信号旁路延时链。该延时缓冲单元、延时缓冲阵列、电子装置及操作方法至少能够避免在输入为零时结构的动态翻转功耗，提高能量利用率。
-
公开(公告)号：CN116032258A
公开(公告)日：2023-04-28
申请号：CN202211668042.3
申请日：2022-12-23
Applicant: 清华大学
Abstract: 一种延时缓冲单元及其操作方法、计算装置及其操作方法。该延时缓冲单元包括第一级反相器、第二级反相器和延时调节子单元，第一级反相器的输入端作为延时缓冲单元的输入端；第二级反相器的输入端连接第一级反相器的输出端，且第二级反相器的输出端作为延时缓冲单元的输出端；延时调节子单元连接在第一级反相器的第一端和第一操作电压端之间，并且延时调节子单元包括忆阻器且配置为根据第一控制信号控制使用忆阻器调节第一级反相器的传输延时。该延时缓冲单元及其操作方法能够根据实际需求灵活高效地调控延迟的大小，且可以用于存算一体以实现矩阵向量乘法运算，该计算装置及其操作方法能够实现高精度、低能耗的大规模矩阵运算，提高计算效率。
-
公开(公告)号：CN108921290B
公开(公告)日：2020-11-24
申请号：CN201810697323.9
申请日：2018-06-29
Applicant: 清华大学
IPC: G06N3/063
Abstract: 一种神经突触单元电路、神经网络电路、信息处理系统和信息处理方法。该神经突触单元电路包括第一权重电路和第二权重电路，第一权重电路包括第一阻变电路和第一开关电路，第一阻变电路和第一位线端以及第一开关电路电连接，第一开关电路和第一字线端、第一阻变电路以及源线端电连接；第二权重电路包括第二阻变电路和第二开关电路，第二阻变电路和第二位线端以及第二开关电路电连接，第二开关电路和第二字线端、第二阻变电路以及源线端电连接。该神经突触单元电路可以表示神经网络权重矩阵中的一个有正负的权重值。
-
Patent Agency Ranking
公开(公告)号：CN105552081B
公开(公告)日：2018-12-04
申请号：CN201610045640.3
申请日：2016-01-22
Applicant: 清华大学 , 北京兆易创新科技股份有限公司
IPC: H01L27/11578
Abstract: 提供一种电荷捕获型存储器及其制备方法。该电荷捕获型存储器包括衬底，以及依次堆叠在所述衬底上的电荷隧穿层、电荷存储层、电荷阻挡层和控制栅极。所述电荷存储层包括设置在所述电荷存储层中的电荷存储层夹层；并且在所述电荷存储层与所述电荷存储层夹层之间的界面处具有电荷捕获陷阱。
-
公开(公告)号：CN104198058B
公开(公告)日：2017-06-06
申请号：CN201410381788.5
申请日：2014-08-05
Applicant: 清华大学
IPC: G01J11/00
Abstract: 本发明涉及单光子雪崩二极管的淬灭和读出电路，该电路有两种实现形式，均包括一个单光子雪崩二极管和三个NMOS管。其中，第一实施例的单光子雪崩二极管的淬灭和读出电路可以包括：第一单光子雪崩二极管、第一NMOS管、第二NMOS管和第三NMOS管，其中，第一单光子雪崩二极管的阴极接正高压偏置电源，第一单光子雪崩二极管的阳极接第一NMOS管的栅极和第二NMOS管的漏极，第一NMOS管的源极和第二NMOS管的源极均与地相连，第二NMOS管的栅极接脉冲信号，第三NMOS管的源极与第一NMOS管的漏极相连，第三NMOS管的栅极接译码信号，第三NMOS管漏极与位线相连。本发明的淬灭和读出电路具有电路结构简单、有利于系统集成、淬灭电路响应速度快、检测精度高、灵活可调、稳定可靠等优点。
-
公开(公告)号：CN103281084B
公开(公告)日：2016-12-28
申请号：CN201310148660.X
申请日：2013-04-25
Applicant: 清华大学
IPC: H03M1/66
Abstract: 本发明提出一种数模转换器，包括：差分器，用于将输入电压与反馈电压相减，其中，输入电压为当前像素点与参考像素点输出电压的差值；积分器，用于对输入电压与反馈电压的差值积分；第一比较器，用于当积分器输出大于第一阈值电压时，反馈第一阈值的电压；第二比较器，用于在预定周期将积分器输出的电压值与第二阈值进行比较；以及控制器，用于当预定周期转换后积分器输出的电压值小于第二阈值时，产生复位脉冲，此外，在一次完整的转换完成之后，将当前像素作为参考像素对下一个像素进行处理，其中，第一阈值大于第二阈值。根据本发明实施例的数模转换器，通过预定周期的累加结果与第二阈值进行比较，进而减少了转换周期提高了数据处理效率。
-
-
公开(公告)号：CN103019878B
公开(公告)日：2015-01-14
申请号：CN201210592877.5
申请日：2012-12-31
Applicant: 清华大学
IPC: G06F11/07
Abstract: 本发明提出一种冗余结构存储单元，包括：第一开关管、第二开关管、第三开关管和第四开关管；第一存储管、第二存储管、第三存储管和第四存储管；以及第一动态漏电补偿管、第二动态漏电补偿管、第三动态漏电补偿管和第四动态漏电补偿管。本发明与传统的6管静态随机访问存储单元相比，漏电补偿NMOS管取代原有PMOS管，降低发生软错误概率，同时增加了存储信息的冗余节点和反馈通路，当任意单个节点翻转时，本发明能够自行通过冗余节点的信息恢复，具有良好的抗软错误能力。
-
-
-
-
-
-
-
-
-
Search Results
116
records
(took 0.024 seconds)
