-
公开(公告)号：CN118763071B
公开(公告)日：2025-03-04
申请号：CN202410789856.5
申请日：2024-06-18
Applicant: 清华大学
IPC: H01L23/538 , H01L21/66
Abstract: 本申请提供一种中介层及其测试方法、半导体结构。中介层包括测试区及功能区。中介层包括位于测试区及功能区的绝缘层和导电结构。绝缘层包括多个绝缘膜层；绝缘层的各开孔包括一个子开孔或两个以上子开孔；测试区及功能区分别设有开孔。导电结构包括多个导电部及多个再布线层；每一子开孔内设有一个导电部；任相邻两个绝缘膜层之间均设有再布线层；再布线层包括多个导线及多个导电块；至少一个开孔内的相邻两个导电部之间设有导电块，各导线分别与至少两个对应的开孔内的导电部接触；测试区及功能区分别设有至少一个导线及多个导电块；导电结构位于测试区的部分与位于功能区的部分绝缘；导电结构位于测试区的部分用于测试其是否存在短路及断路。
-
公开(公告)号：CN119337950A
公开(公告)日：2025-01-21
申请号：CN202310896869.8
申请日：2023-07-20
Abstract: 提供了一种神经网络芯片以及数据调度方法。该神经网络芯片中包括可配置模块、多个计算节点、以及互联拓扑。互联拓扑包括多个数据通路，每个数据通路连接两个计算节点。可配置模块根据神经网络模型中神经网络层对应的配置信息，控制多个计算节点中实现神经网络层计算的计算节点连接的数据通路开通或关断，从而实现在神经网络芯片内部实现数据调度，提高神经网络芯片的整体运行效率。
-
公开(公告)号：CN119008662A
公开(公告)日：2024-11-22
申请号：CN202411147737.6
申请日：2024-08-20
Applicant: 清华大学
IPC: H01L29/06 , B82Y40/00 , H01L21/336
Abstract: 一种纳米片结构的制备方法和环栅式晶体管的制备方法。该纳米片结构的制备方法包括：提供纳米片基材，其中，纳米片基材包括衬底、设置在衬底上的第一材料层以及设置在第一材料层的远离衬底一侧的第二材料层，第一材料层具有第一侧壁，第二材料层具有第二侧壁；在第二侧壁上采用自对准的方式形成第一掩模；以及通过第一掩模对第一侧壁进行刻蚀，以使第一侧壁相对于第二侧壁内缩，形成凹口。该制备方法形成的纳米片结构中，第二材料层的第二侧壁形貌更均一，并且该制备方法无需增加额外光罩，成本较低且工艺友好。
-
公开(公告)号：CN114819093B
公开(公告)日：2024-11-01
申请号：CN202210497721.2
申请日：2022-05-09
Applicant: 清华大学
Abstract: 一种利用基于忆阻器阵列的动态环境模型的策略优化方法和策略优化装置。该方法包括：获取基于忆阻器阵列的动态环境模型；根据动态环境模型以及对象策略进行多个时刻的多次预测，得到包括对象策略对应于多个时刻的优化代价的数据样本集合；基于数据样本集合，使用策略梯度优化算法进行策略搜索以对对象策略进行优化。该方法利用基于忆阻器阵列的动态环境模型来生成数据样本集合，实现基于动态环境模型的长期动态规划，然后使用策略梯度优化算法等更加稳定的算法进行策略搜索，能够有效地优化对象策略。
-
公开(公告)号：CN114139644B
公开(公告)日：2024-09-13
申请号：CN202111483548.2
申请日：2021-12-07
Applicant: 清华大学
IPC: G06F18/241 , G06F18/211 , G06N3/0464 , G06N3/09
Abstract: 一种数据处理装置、数据处理方法和数据处理装置的制造方法。该数据处理装置包括：控制逻辑电路层，配置为控制数据的输入、输出以及数据处理流程；存内计算电路层，配置为根据控制逻辑电路层的控制以及提供的数据进行特征提取以得到分类特征；以及特征存储与计算电路层，配置为存储分类模板以及根据分类模板和存内计算电路层提供的分类特征进行分类；其中，控制逻辑电路层、存内计算电路层和特征存储与计算电路层至少部分层叠且通过多个层间介质过孔通信。该数据处理装置利用高密度、低寄生效应的层间介质过孔进行通信，可以减小通信延时与功耗。
-
Patent Agency Ranking
公开(公告)号：CN118504640A
公开(公告)日：2024-08-16
申请号：CN202410584277.7
申请日：2024-05-11
Applicant: 清华大学
Abstract: 本申请涉及一种基于忆阻器神经网络的多重加噪训练方法及装置，其中，方法包括：获取目标忆阻器神经网络的多重加噪初始训练模型和训练迭代参数，并判断训练迭代参数是否满足迭代要求，若满足则获取当前批次索引参数，并在其满足批次要求时，建立模型列表和损失列表，同时获取当前加噪重数索引；基于当前加噪重数索引和预设重数索引分析策略，对当前加噪重数索引进行加噪重数分析，并得到加噪重数分析结果，以通过加噪重数分析结果执行权重加噪或模型优化操作，以生成目标忆阻器神经网络对应的多重加噪模型。由此，解决了现有技术中的网络模型与实际权重噪声网络模型并未达成较高的相似度，难以进一步提升神经网络的鲁棒性等问题。
-
公开(公告)号：CN118468950A
公开(公告)日：2024-08-09
申请号：CN202410595596.8
申请日：2024-05-14
Applicant: 清华大学
IPC: G06N3/063 , G06N3/0455 , G11C11/412 , G11C11/417
Abstract: 本发明涉及人工智能算法硬件加速技术领域，特别涉及一种基于单片三维集成的Transformer加速器架构，包括：硅基逻辑电路，用于根据目标自然语言处理任务控制目标Transformer的电流流动方向进行逻辑运算；RRAM‑CIM阵列，其堆叠在硅基逻辑电路上方并互连通信，用于作为全静态权重模块，以根据目标自然语言处理任务执行线性变换运算；CFET 2T0C‑CIM阵列，其堆叠在RRAM‑CIM阵列上方并互连通信，用于作为半静态权重模块，以根据目标自然语言处理任务执行矩阵乘法运算。由此，解决了现有Transformer加速器结构中的全静态权重模块和半静态权重模块之间的数据搬运会限制系统性能等问题。
-
公开(公告)号：CN111860794B
公开(公告)日：2024-07-19
申请号：CN201910356008.4
申请日：2019-04-29
Applicant: 清华大学
Abstract: 本公开提供一种处理设备、处理方法以及神经网络分类器。该处理设备包括输入电压补偿装置和阻变交叉点阵列。输入电压补偿装置被配置为通过使用多个第一补偿因子对输入的多个第一电压信号进行补偿以得到多个第二电压信号，并将多个第二电压信号施加到阻变交叉点阵列。阻变交叉点阵列包括多条位线、多条字线以及多个阻变单元，阻变交叉点阵列被配置为基于施加到多个字线的多个第二电压信号和多个阻变单元得到多个第一电流信号。该处理设备可以避免受到导线寄生电阻和潜泄通路问题的影响的情况下矩阵运算结果的失真，以及由此引发的神经网络推断结果的失真。
-
公开(公告)号：CN118095378A
公开(公告)日：2024-05-28
申请号：CN202410095930.3
申请日：2024-01-23
Applicant: 清华大学
IPC: G06N3/063 , G06N3/0464 , G06N5/046
Abstract: 本发明涉及存算一体技术领域，特别涉及一种神经网络权重映射至忆阻器存算一体芯片的方法及装置，其中，方法包括：对目标神经网络权重进行扩充与切分，得到多组子矩阵；对多组子矩阵进行基矩阵分解，得到多个不同的线性组合；将多个不同的线性组合映射至目标忆阻器阵列上，以在前向推理过程中，计算映射后的目标忆阻器阵列的输出结果。由此，解决了传统直接映射中出现的权重与物理阵列形成绑定关系后，会急剧增加所需忆阻器数量，进而带来庞大的面积开销，并限制了忆阻器阵列和阵列利用率等问题。
-
公开(公告)号：CN118035622A
公开(公告)日：2024-05-14
申请号：CN202410064031.7
申请日：2024-01-16
Applicant: 清华大学
IPC: G06F17/16
Abstract: 本申请涉及忆阻器技术领域，特别涉及一种基于忆阻器阵列的权重映射方法和装置，其中，方法包括：基于预设的最大元素值所在行拆策略将初始权重矩阵的进行拆分处得到目标权重矩阵，并记录目标权重矩阵中所有列的最大列元素值；基于预设的按列映策略计算目标权重矩阵的所有列的目标缩放系数；根据所有列的目标缩放系数确定初始权重矩阵的目标映射矩阵，并将目标映射矩阵按列为单位映射至忆阻器阵列，在映射完成且忆阻器阵列在矩阵向量乘运算完成之后通过系数还原法对忆阻器阵列计算结果处理得到初始权重矩阵的实际矩阵向量乘结果。由此，能有效降低矩阵平均动态范围，提高器件电导态利用率，提高计算精度。
-
-
-
-
-
-
-
-
-
Search Results
454
records
(took 0.032 seconds)
