三相极性编码串行接口
    52.
    发明授权

    公开(公告)号:CN101617494B

    公开(公告)日:2014-09-17

    申请号:CN200880005637.2

    申请日:2008-02-29

    Abstract: 本发明提供一种高速串行接口。在一个方面中,所述高速串行接口使用三相调制来联合地对数据和时钟信息进行编码。因此,不再需要接口的接收端处的抗偏斜电路,从而使得链路启动时间减少且链路效率和功率消耗得以改善。在一个实施例中,所述高速串行接口使用比针对数据和时钟信息具有单独导体的常规系统少的信号导体。在另一实施例中,所述串行接口允许以任何速度传输数据,而无需所述接收端事前知道传输数据速率。在另一方面中,所述高速串行接口使用极性编码三相调制来联合地对数据和时钟信息进行编码。这通过允许在任何单个波特间隔中传输一个以上位而进一步增加所述串行接口的链路容量。

    用于实施循环冗余校验的系统和方法

    公开(公告)号:CN101931503B

    公开(公告)日:2013-06-19

    申请号:CN201010293917.7

    申请日:2005-11-23

    Abstract: 本发明提供用于实施循环冗余校验以改进链路初始化处理并交换系统误差信息的系统和方法。在一个方面,提供循环冗余校验(CRC)校验器,其包含唯一模式检测器、CRC产生器、CRC初始化器和CRC验证器。所述CRC校验器预填充所述CRC产生器以获得唯一模式。当在经由数字传输链路所接收的数据流内接收到所述唯一模式时,所述CRC校验器继续校验CRC而无需对数据进行排队和存储。在另一方面,提供CRC产生器系统,其有意地破坏CRC值以传输系统误差信息。所述CRC产生器系统包含CRC产生器、CRC破坏器、误差检测器和误差值产生器。在一个实例中,所述数字传输链路是MDDI链路。

    用于在通信链路上同步执行命令的方法

    公开(公告)号:CN101103326B

    公开(公告)日:2012-02-15

    申请号:CN200580046864.6

    申请日:2005-11-23

    CPC classification number: G09G5/006 G09G5/393 H04J3/047 H04W88/02

    Abstract: 本发明提供一种同步执行由第一模块产生且在第二模块处执行的多个命令的方法,其中所述第一和第二模块经由通信链路通信。所述方法包含在所述第一模块处产生所述命令,经由所述链路将所述命令传输到所述第二模块,和在所述第二模块处将所述命令的执行时间与独立事件相关联。当检测到所述独立事件时,在所述第二模块处同步执行所述命令(图3)。所述方法可特定应用于经由相机接口模块控制相机的基带处理器,其中所述处理器和所述相机接口模块经由MDDI链路连接。描述经由探路者相机模块接口模块控制相机的基带处理器的实例。还提供所述相机模块接口的能够灵活实施所述方法的特定内置机制。

    用于更新缓冲器的方法和系统

    公开(公告)号:CN101449255B

    公开(公告)日:2011-08-31

    申请号:CN200580047188.4

    申请日:2005-11-23

    CPC classification number: G09G5/006 G09G5/393 H04J3/047 H04W88/02

    Abstract: 本发明涉及用于更新缓冲器的方法和系统。在一个方面,本发明提供一种用于更新缓冲器的方法,所述方法包含策略上对所述缓冲器进行写入以启用对所述缓冲器的同时读取和写入。所述方法消除了对双缓冲的需要,由此与常规缓冲方法相比产生实施成本和空间的节省。当所述方法用于更新与显示器相关联的帧缓冲器时,其还防止图像撕裂,但不限于此类应用。在另一方面,本发明提供用于通过通信链路启用缓冲器更新的有效机制。在一个实例中,本发明提供一种通过通信链路转继时序信息的方法。

Patent Agency Ranking