用于亚阈值存储单元阵列的位线漏电流补偿电路

    公开(公告)号:CN101699561B

    公开(公告)日:2012-09-05

    申请号:CN200910213432.X

    申请日:2009-11-06

    Applicant: 东南大学

    Abstract: 一种用于亚阈值存储单元阵列的位线漏电流补偿电路,设置第一、第二两补偿晶体管的源端均连接电源电压,栅端与各自的体端连接并分别与第一、第二屏蔽传输门的输入端连接作为位线端及位线的非端,第一、第二两补偿晶体管的漏端分别连接第一、第二屏蔽传输门的输出端并分别同时连接第一、第二逻辑存储电容后接地;第一、第二屏蔽传输门中各自PMOS管的体端与栅端相连,分别作为各自屏蔽传输门的控制端,第一、第二屏蔽传输门中各自NMOS管的体端与栅端相连,分别作为各自屏蔽传输门的互补控制端,第一、第二屏蔽传输门中各自的PMOS管的源端与NMOS管的漏端相连至各自的输入端,PMOS管的漏端与NMOS管的源端相连至各自的输出端,第一、第二预充平衡晶体管的源端均连接电源电压,漏端分别与位线及位线的非端连接;第三预充平衡晶体管的源漏端分别接位线和位线的非端;第一、第二、第三3个预充平衡晶体管的栅端连接在一起并连接到预充平衡信号。

    一种全数字锁相环的快速锁定方法

    公开(公告)号:CN101640533B

    公开(公告)日:2011-10-05

    申请号:CN200910184797.4

    申请日:2009-08-14

    Applicant: 东南大学

    Abstract: 一种全数字锁相环的快速锁定方法,用于对设有包括鉴相鉴频器,时间数字转换器,数字滤波器,数控振荡器和分频器构成的全数字锁相环在短时间内锁定频率,其特征在于:通过设计的算法找到控制数控振荡器频率的一个控制字,受该控制字控制的数控振荡器输出的时钟经过分频后得到分频时钟,该分频时钟频率与参考时钟频率相近,然后基于鉴相鉴频器鉴出的参考时钟和分频时钟之间的相位差,来控制数控振荡器进行锁定;该全数字锁相环设有快速频率捕获和锁相两个环路,两个环路交替工作,首先由快速频率捕获环路完成频率捕获,然后再由锁相环路完成精确锁定。

    一种带自适应漏电流切断机制的存储单元电路

    公开(公告)号:CN102176323A

    公开(公告)日:2011-09-07

    申请号:CN201010622691.0

    申请日:2010-12-31

    Applicant: 东南大学

    Abstract: 一种带自适应漏电流切断机制的存储单元电路,为双端读写的亚阈值存储单元电路,电路包括第一反相器和第二反相器,两个反相器连接成交叉耦合,两个反相器通过平衡管连接在互补的位线之间,平衡管的栅端连接增强字线。本发明克服现有技术的缺陷,提供一种低功耗、高鲁棒性的亚阈值存储单元电路,能够在保证系统在不增加动态功耗和不降低性能的前提下,实现动态操作和静态操作中泄漏功耗的同时降低,平衡存储单元的各项指标,使系统性能最优化。

    基于链式电路的ASIC片上去耦电容估算方法

    公开(公告)号:CN101504681B

    公开(公告)日:2010-09-08

    申请号:CN200910030395.9

    申请日:2009-03-20

    Applicant: 东南大学

    CPC classification number: G06F17/5063 G06F2217/78

    Abstract: 本发明公开了一种基于链式电路的ASIC片上去耦电容估算方法,属于抑制电源电压波动中去耦电容估算领域。本发明方法先采用Star-RCXT对布线后的ASIC电路进行寄生参数提取,用Perl分析SPF文件格式及包含信息进行链式电路建模,然后用欧拉公式将电容等效,根据Y-Δ变换方法对电路进行压缩,再求解压缩电路各节点的电压和电流,并对链式电路进行恢复求解,最后根据节点电压波动不能超过电源电压10%原则,采用积分思想求出所需添加的去耦电容数量。本方法估算出在电源地间需加入的片上去耦电容量,并使电源波动幅值不超过供电电压10%,有效解决电源网络压降问题。

    时钟偏差局域性优化分析方法

    公开(公告)号:CN101504680B

    公开(公告)日:2010-09-01

    申请号:CN200910030375.1

    申请日:2009-03-20

    Applicant: 东南大学

    Abstract: 本发明公布了一种时钟偏差局域性优化分析方法,属于ASIC芯片设计流程后端对零偏差时钟树进行时钟偏差调整的技术领域。本发明所述方法采用时钟缓冲器插入的方法对时钟偏差进行调整,最终从整体上提高电路的性能及稳定性。本优化方法可以嵌入业界的通用时钟树综合设计工具中,与现有的标准物理设计流程进行整合。

    大跨径钢箱梁桥面的铺装结构及铺装方法

    公开(公告)号:CN1563588A

    公开(公告)日:2005-01-12

    申请号:CN200410014585.9

    申请日:2004-04-08

    Applicant: 东南大学

    Abstract: 大跨径钢箱梁桥面的铺装结构是一种大跨径钢箱梁桥面铺装结构,尤其是一种直接铺设在正交异性钢板上的桥面铺装结构,该结构采用上层为环氧沥青混凝土,下层为浇注式沥青混凝土的铺装结构,即在钢箱梁桥面板(1)的上面为防水层(2),防水层(2)的上面为下粘结层(3),在下粘结层(3)的上面为浇注式沥青混凝土(4),在浇注式沥青混凝土(4).的上面为上粘结层(5),在上粘结层(5)的上面为环氧沥青混凝土(6)。铺装的步骤为:a.对清洁后的钢桥面板进行防腐涂装处理洒布防水层;b.洒布下粘结层;c.摊铺下层浇注式沥青混合料;d.洒布上粘结层;e.摊铺上层环氧沥青混凝土;f.对钢桥面铺装进行自然养护至环氧沥青固化度达到85%以上时即可。

    基于计算超表面的复数矩阵方程求解器

    公开(公告)号:CN117992712A

    公开(公告)日:2024-05-07

    申请号:CN202410045446.X

    申请日:2024-01-12

    Applicant: 东南大学

    Abstract: 本发明公开了一种基于计算超表面的复数矩阵方程求解器,属于智能超表面与波计算领域,求解器由一个2N端口传输网络和N个耦合器构成,可以准光速求解任意形如K·x+c=0的N维复数矩阵方程。所提出的求解器的原型样机被制作,其输出解与方程的准确解吻合良好,验证了本发明的求解能力。本发明能够实时输出复数矩阵方程的解,且具有成本低、复杂度低、设计步骤简单等特点,为可编程波空间计算机的设计奠定了基础,具有广泛的应用前景。

    一种净味耐候型高速铁路沥青混凝土防水封闭层用复合改性沥青及其制备方法

    公开(公告)号:CN116463060B

    公开(公告)日:2024-03-12

    申请号:CN202310276425.4

    申请日:2023-03-21

    Applicant: 东南大学

    Abstract: 一种净味耐候型高速铁路沥青混凝土防水封闭层用复合改性沥青及其制备方法,所述复合改性沥青的原料按质量份数配比如下:基质沥青60~74.8份、复合改性物20~30份、自由基捕获剂1~2份、橡胶油5~10份、交联剂0.2~0.4份,其中,所述复合改性物的原料按质量份数配比如下:SBS共聚物20~40份、活化胶粉55~75份、马来酸酐3~6份、交联控制剂0.2~0.4份。本发明将特定处理后的活化胶,SBS,马来酸酐及交联控制剂先造粒形成一定大小的复合胶粒,能够与沥青更好的相容,并且控制交联密度可有效降低改性沥青的黏度,使得材料更适合于制备低空隙率、超长使用寿命要求的高速铁路防水封闭层用沥青混凝土。

    一种基于多比特近似加法器的双电压动态配置硬件电路结构

    公开(公告)号:CN112596698B

    公开(公告)日:2024-01-05

    申请号:CN202011546043.1

    申请日:2020-12-24

    Applicant: 东南大学

    Abstract: 本发明提出了一种基于多比特近似加法器的双电压动态配置硬件电路结构,属于计算、推算或计数的技术领域。该硬件电路结构包括:输入要素获取模块,近似位宽配置模块,双电源电压动态配置模块,错误检测模块。具体实现为:首先针对所需配置的系统获取其可容忍误差和输入数据位宽,对多比特近似加法器进行近似位宽配置,在动态调整近似位宽的过程中与系统可容忍误差比较,使近似加法器在满足系统误差要求的情况下配置最大近似位宽,达到降低功耗的目标。然后基于所配置的近似位宽对近似计算部分的电源电压进行调整,通过降低近似计算部分电源电压可以有效降低功耗,并且在电源电压动态调节的过程中不断进行错误检测从而保证正确性。

Patent Agency Ranking