公开(公告)号：CN109684747A

公开(公告)日：2019-04-26

申请号：CN201811610140.5

申请日：2018-12-27

申请人： 杭州电子科技大学

发明人： 王光义 ,  王亚波 ,  王晓炜 ,  董玉姣

IPC分类号： G06F17/50

CPC分类号： G06F17/5036 ,  G06F17/5063

摘要： 本发明公开了一种对数型荷控忆容器等效电路模型。该电路模型利用运算放大器和乘法器等器件构建了满足忆容器特性的电路模型，可应用于忆容器基础电路特性的研究，以及忆容器非线性电路的研究。根据忆容器的数学定义式设计了忆容器二端口模拟电路模型，运算放大器U1用于实现了积分器功能、加法器功能、对数运算器功能，U2用于实现了反相器功能、U3是实现信号相乘的功能。当输入正弦电流激励信号时，可以用示波器观察其特性，输出的电压信号与电荷信号的电压值之间满足紧致滞回曲线特性，且随信号频率的增加，其滞回旁瓣面积减小。该电路结构清晰，易于分析测量，可进行忆容器在基础电路中特性的研究，以及在非线性电路中的应用。

公开(公告)号：CN108768305A

公开(公告)日：2018-11-06

申请号：CN201810367612.2

申请日：2018-04-23

申请人： 杭州电子科技大学

发明人： 程知群 ,  冯瀚 ,  徐雷 ,  田健廷 ,  张振东 ,  李晨 ,  熊国萍

IPC分类号： H03F1/02 ,  H03F1/56 ,  H03F3/68 ,  G06F17/50

CPC分类号： H03F1/0288 ,  G06F17/5063 ,  H03F1/56 ,  H03F3/68

摘要： 本发明公开了一种宽带Doherty功率放大器及设计方法。传统Doherty功率放大器在特定频率处的实现最佳阻抗变换的四分之一波长阻抗变换器限制了其带宽。本发明一种宽带Doherty功率放大器，包括功分器、载波放大器、峰值放大器、第一补偿线、第二补偿线、第三补偿线和低通滤波匹配模块。低通滤波匹配模块包括电长度均为λ/8的第1微带线、第2微带线、……、第n微带线，n为三的倍数。第1微带线的一端接峰值放大器与第二补偿线的合路点，另一端接第2微带线及第3微带线的一端。第2微带线及第3微带线的另一端均悬空。本发明通过使用低通滤波匹配方法，使得功率放大器在保持高效率的同时，带宽增大，同时保证了带宽内回退效率达到设计要求。

公开(公告)号：CN107408919A

公开(公告)日：2017-11-28

申请号：CN201680016901.7

申请日：2016-03-16

申请人： 华为技术有限公司

发明人： 迈克尔·L·布什曼 ,  查尔斯·J·杜宜 ,  詹姆斯·W·考德威尔

IPC分类号： H03B5/12

CPC分类号： H03B5/1228 ,  G06F17/5063 ,  G06F17/5068 ,  G06F2217/64 ,  H03B5/1206 ,  H03B5/1212 ,  H03B5/1243 ,  H03B5/1259 ,  H03B5/1296 ,  H03B2200/0012 ,  H03B2200/004

摘要： 一种压控振荡器包括谐振器和放大器。所述谐振器包括电容器件和电感器件。所述电感元件包括构成物理环路的多个导电段。所述电感元件在所述物理环路上具有到所述多个导电段的电气连接装置，所述多个导电段构成至少一个电气环路，所述至少一个电气环路置于由所述物理环路构成的内部空间内。所述放大器包括输入端和输出端，所述输入端耦合到构成第一阻抗的第一导电段，所述输出端耦合到构成第二阻抗的第二导电段。

公开(公告)号：CN104718549B

公开(公告)日：2017-10-03

申请号：CN201480001749.6

申请日：2014-02-27

申请人： 谐振公司

发明人： 尼尔·芬齐 ,  库尔特·赖恩

IPC分类号： G06F17/50 ,  H03H9/46

CPC分类号： G06F17/5072 ,  G06F17/5045 ,  G06F17/5063 ,  H03H9/46

摘要： 一种使用计算机化滤波器优化器设计微波滤波器的方法，包括生成包括具有多个谐振元件和一个或多个非谐振元件的多个电路元件的滤波器电路设计工序(DIP)，通过将DIP输入计算机化滤波器优化器内来优化DIP，确定在DIP中的多个电路元件中的一个无关紧要，从DIP中去除所述一个无关紧要的电路元件，从DIP中获得最终滤波器电路设计，并且根据所述最终滤波器电路设计，制造微波滤波器。

公开(公告)号：CN107180137A

公开(公告)日：2017-09-19

申请号：CN201710413150.9

申请日：2017-06-05

申请人： 安徽福讯信息技术有限公司

发明人： 刘安勇 ,  徐新林 ,  官志远 ,  刘东 ,  章洋 ,  王亚奎 ,  钱昌顺 ,  张云飞

IPC分类号： G06F17/50

CPC分类号： G06F17/5063

摘要： 本发明公开了一种通用电路模块设计方法，规划前期目标，明确该电路的用途；确定电路的设计方案和可预见性问题；对电路的功能及阶段性指标做具体明细；设计电路原理图；虚拟模拟电路试验，找出初级可能问题，包括兼容性、干扰信号幅度等；制作电路板，调试；试验多种通用电路模块的组合电路，测试其常见的兼容性、干扰信号幅度等问题；做多电路模块组合测试记录报告；本发明相比现有技术具有以下优点：明确通用电路模块的设计方案，提供多种电路的设计原理，为通用电路模块的使用提供一种对电路前端设计的认识，有助于更好的应用通用型电路。

公开(公告)号：CN107122555A

公开(公告)日：2017-09-01

申请号：CN201710302597.9

申请日：2017-05-03

申请人： 湖北科技学院

发明人： 刘娣 ,  周国鹏

IPC分类号： G06F17/50

CPC分类号： G06F17/5063 ,  G06F2217/16

摘要： 本发明提供了一种惠普忆阻模型的等效模拟电路，属于电子电工技术领域。它解决了现有惠普忆阻模型获取难、成本高等技术问题。本模拟电路包括电阻R1、电阻Ron、电阻R5、电阻R6、电阻R7、电阻R8、电容C3、电容C2、运算放大器U2、运算放大器U3、运算放大器U4、运算放大器U5、运算放大器U8、乘法器U7、乘法器U9、除法器U6和比较器U2，电阻Ron与放大器U3并联后与乘法器U7和积分器串联；比例放大器与积分器串联；比例放大器接入除法器U6；比较器U2接入乘法器U9，乘法器U7与乘法器U9相互连接。本发明具有结构简单、成本低等优点。

公开(公告)号：CN106326533A

公开(公告)日：2017-01-11

申请号：CN201610664690.X

申请日：2016-08-12

申请人： 刘富利

发明人： 刘富利 ,  薛雪东 ,  徐兵 ,  郑源 ,  刘东岩 ,  张帅 ,  成坎 ,  王品

IPC分类号： G06F17/50

CPC分类号： G06F17/5036 ,  G06F17/5063

摘要： 本发明涉及一种模拟训练系统电路建模方法，包括系统原理图数字化、系统原理图的计算机重建、系统逻辑推理实现。本发明提出了一种采用面向对象技术通过元器件、电路及单机的属性、方法和事件建立综合测试系统电路物理模型的新方法，实现综合测试系统各设备故障的模拟，解决了长期困扰部队的某型导弹综合测试设备维修训练无技术手段的难题。

公开(公告)号：CN104050994B

公开(公告)日：2016-12-28

申请号：CN201310241750.3

申请日：2013-06-18

申请人： 台湾积体电路制造股份有限公司

发明人： 杨荣平 ,  黄家恩 ,  吴福安 ,  邱志杰 ,  李政宏

IPC分类号： G11C7/06

CPC分类号： G11C7/065 ,  G06F17/5063 ,  G06F17/5081 ,  G11C7/1048 ,  G11C7/12 ,  G11C11/419

摘要： 用于存储器件的读出放大器包括：第一节点和第二节点、输入器件和输出器件。存储器件包括第一位线和第二位线以及连接至位线的至少一个存储单元。第一节点和第二节点分别连接至第一位线和第二位线。输入器件连接至第一节点和第二节点，响应于从存储单元读出的第一数据，生成朝向预定电压拉动第一节点的第一电流，并且响应于从存储单元读出的第二数据，生成朝向预定电压拉动第二节点的第二电流。输出器件连接至第一节点，以输出从存储单元读出的第一数据或第二数据。第一电流大于第二电流。本发明还提供了非对称读出放大器、存储器件及设计方法。

公开(公告)号：CN105930601A

公开(公告)日：2016-09-07

申请号：CN201610276784.X

申请日：2016-04-29

申请人： 中国人民解放军国防科学技术大学

发明人： 黎铁军 ,  孙岩 ,  罗靖 ,  蒋句平 ,  魏登萍 ,  刘勇辉 ,  杨安毅 ,  袁远 ,  李晋文 ,  管剑波 ,  曹跃胜 ,  胡军 ,  田宝华 ,  张晓明 ,  孙言强

IPC分类号： G06F17/50

CPC分类号： G06F17/5031 ,  G06F17/5063

摘要： 本发明公开了一种基于查找表的DDR时序及延时偏斜仿真评估方法，时序仿真评估方法包括：1）预先针对各种信号传输部件类型及延时物理特性类型的信号线进行时序仿真，得到信号线单位长度延时查找表；2）将待分析信号的信号线划分为信号线子段，确定各个信号线子段的延时物理特性类型及线长；3）查表得到各个信号线子段的信号延时；4）将各个信号线子段的延时求和得到待分析信号的总延时；延时偏斜仿真评估方法将得到两路待分析信号的总延时相减计算两路待分析信号的延时偏斜。本发明能简单快速地对DDR信号延时和偏斜进行仿真评估，考虑不同信号传输部件和延时物理特性的影响，为DDR信号设计提供快速、准确的时序评估和设计参考。

公开(公告)号：CN105930586A

公开(公告)日：2016-09-07

申请号：CN201610250382.2

申请日：2016-04-21

申请人： 郑州轻工业学院

发明人： 王延峰 ,  刘海燕 ,  黄春 ,  张勋才 ,  孙军伟 ,  王子成 ,  姜素霞 ,  殷婧 ,  崔光照 ,  张雯雯

IPC分类号： G06F17/50

CPC分类号： G06F17/5063

摘要： 本发明属于基于分子电路设计技术领域，具体涉及一种基于DNA链自组装原理的基于局域性DNA发卡链置换反应的异或门及利用该异或门所构建的求反电路。该异或门采用双轨逻辑构建而成，包括单链DNA输入、燃料发卡和固定于折纸基质上的DNA发卡；该求反电路属于一种三位二进制输入求反电路，由两个并列的异或门构成。所提供的异或门，错误的链置换反应发生的概率较低，同时DNA链置换反应的效率得以提高。所提供的求反电路中，可实现并行计算，互不干扰；对该求反电路的Visual DSD的仿真结果表明，该求反电路构建合理，同时该求反电路具有良好的性能，在构建大型复杂分子系统中具有构建速度快、精确度高和拓展性强等优势。