-
公开(公告)号：CN1595351A
公开(公告)日：2005-03-16
申请号：CN200410050005.1
申请日：2004-06-25
Applicant: 中国科学院计算技术研究所
IPC: G06F9/38
Abstract: 本发明涉及微电子技术领域，特别是一种基于MIPS指令集的处理器的多线程方法和装置。装置包括：微码程序存储器接口，内部寄存器信息表，外部存储器信息表，线程使能编号信息表，处理器程序存储器接口，微码分析电路，微码修改电路。包括步骤：处理器内部通用寄存器的分配和使用；处理器的外部存储器的分配；微码预处理单元保存信息；微码在使用通用寄存器或者外部存储器时的条件；微码预处理单元的处理微码步骤；利用微码分析电路和微码修改电路根据微码的特点分析和处理微码。本发明可用于基于MIPS指令集的处理单元IP核的性能改进，也可应用于基于MIPS指令集的处理器的性能改进，特别是用于网络处理器包处理微引擎的改进设计中。
-
公开(公告)号：CN114186598B
公开(公告)日：2025-04-25
申请号：CN202110856642.1
申请日：2021-07-28
Applicant: 中国科学院计算技术研究所
IPC: G06F18/213 , G06N3/0464 , G06N3/08
Abstract: 本发明实施例提供了一种基于阻变存储器的图神经网络计算方法和装置，该方法包括：对于图神经网络的任一层，分析该层中将要在阻变存储器阵列中运算的图数据在权重原位计算模式和混合原位计算模式下的处理时延相对大小，选择时延最小的模式作为该层的计算模式；在权重原位计算模式，对所述图神经网络的所述层将图数据的邻接矩阵和图神经网络的权重参数作为原位数据分别映射到相应的阻变存储器阵列中，以将图神经网络的节点特征作为输入数据与相应的原位数据进行运算；在混合原位计算模式，对所述图神经网络的所述层将图数据的邻接矩阵和节点特征作为原位数据分别映射到相应的阻变存储器阵列中，以将权重参数作为输入数据与相应的原位数据进行运算。
-
公开(公告)号：CN118099127A
公开(公告)日：2024-05-28
申请号：CN202211505080.7
申请日：2022-11-28
Applicant: 中国科学院计算技术研究所
IPC: H01L23/528 , H01L23/522 , H01L23/538 , H01L25/04
Abstract: 本发明提出一种基于可重用有源硅中介层的芯片，包括：多个芯粒；基板，用于提供电源、时钟和芯片外部输入输出信号；由多个瓦片构成的可重用有源硅中介层，每个瓦片表面和底面均具有凸块，通过底面的凸块与基板电气连接，获取电源、时钟、外部输入输出信号；通过表面的凸块与芯粒电气连接；且每个瓦片内包含竖直方向的硅通孔，在部分瓦片表面的凸块与瓦片底面的凸块之间形成电气连接，为芯粒传送电源、时钟、芯片外部输入输出信号；每个瓦片内部还包含至少一个路由器，路由器与多个表面凸块形成电气连接，芯粒通过微凸块与路由器进行芯粒间数据传输。本发明能为不同的芯粒系统提供交互，且芯粒间互联网络性能更高、能够容忍导线与路由器故障。
-
公开(公告)号：CN118095189A
公开(公告)日：2024-05-28
申请号：CN202211505070.3
申请日：2022-11-28
Applicant: 中国科学院计算技术研究所
IPC: G06F30/392 , G06F30/33 , G06F111/04 , G06F119/08
Abstract: 本发明提出一种基于可重用硅中介层的2.5D芯片设计方法和系统，包括：通过对应用中所有任务在芯粒库中的可运行芯粒集合求并集，得到候选芯粒集合；根据应用和约束，生成候选芯粒集合中芯粒间互联网络拓扑；热量优化阶段根据互联网络拓扑构建满足预设系统温度指标的中间芯粒布局，整体优化阶段根据预设性能指标对中间芯粒布局进行优化，得到最终芯粒布局；获取芯片中可重用硅中介层的可配置芯粒间互联网络，将最终芯粒布局映射至芯片中可重用硅中介层的可配置组件，得到用于执行应用的2.5D芯片。本发明能够根据应用、约束与优化目标，生成最优的芯粒组合、芯粒间互联网络拓扑、芯粒布局以及可重用硅中介层配置。
-
公开(公告)号：CN113129231B
公开(公告)日：2023-05-30
申请号：CN202110370804.0
申请日：2021-04-07
Applicant: 中国科学院计算技术研究所
IPC: G06T5/00 , G06N3/0475 , G06N3/094
-
Patent Agency Ranking
公开(公告)号：CN115599582A
公开(公告)日：2023-01-13
申请号：CN202211292332.2
申请日：2022-10-20
Applicant: 中国科学院计算技术研究所(CN)
Abstract: 本发明提出一种控制运行时钟周期的处理器运行差错检测方法和系统，在程序段在顺序处理器核运行的时间与该程序段中的各种指令的数量呈一定的线性关系。因此本发明可将程序段中的指令进行分类，统计各类指令在检查核运行所需的时间。在主核运行的过程中，根据指令的种类和数量对程序段在检查核的运行时间进行预测，当预测的时间大于设定的值时，将其作为检查点划分程序段，控制检查核检查程序段的时间，减少差错检测的延时。
-
公开(公告)号：CN112115009B
公开(公告)日：2022-02-18
申请号：CN202010809877.0
申请日：2020-08-13
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供一种用于神经网络处理器的故障检测方法，所述检测方法包括:S1、根据待检测处理器的应用场景，获取该场景中对故障敏感的测试样本组成的测试集；S2、将所述测试集输入待检测处理器中进行神经网络推理；S3、计算待检测处理器对测试集进行神经网络推断后的分类置信度与无故障神经网络处理器对测试集进行神经网络推断后的分类置信度的置信度偏差，根据所述置信度偏差判断待检测处理器是否发生故障。其中，置信度偏差大于预设的偏差阈值的待检测处理器被判定为发生了故障。基于本发明，深度学习处理器只需要完成神经网络推断计算就可以高效地检测故障的发生，显著降低了故障检测的开销，提高了检测精度。
-
公开(公告)号：CN113505825A
公开(公告)日：2021-10-15
申请号：CN202110759760.0
申请日：2021-07-06
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供一种图计算装置，包括存储层、逻辑层、列控制器，所述存储层用于原始数据以及中间数据的存储；所述逻辑层包括树创建模块、动态构图模块以及图创建模块；以及所述列控制器用于控制数据在存储层和逻辑层之间迁移。本发明是针对动态图构建进行优化的专用硬件加速器架构，针对动态图更新的性能和吞吐量进行了优化，更贴近现实应用的需求。
-
公开(公告)号：CN113129231A
公开(公告)日：2021-07-16
申请号：CN202110370804.0
申请日：2021-04-07
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种基于对抗生成网络生成高清图像的方法及系统。针对高清图像的合成过程，在PGGAN分阶段提升分辨率的设计思想的基础上，在较高分辨率的单张图片生成过程中采用分区块逐步生成的方式，将待细化的图像作为结构草图，参考已经生成的部分区块生成新的区块，使得生成网络能够保持适中的输入输出规模，进而突破分辨率进一步提升的瓶颈，且能够使GAN网络的训练更加稳定。
-
公开(公告)号：CN112070797A
公开(公告)日：2020-12-11
申请号：CN202010848395.6
申请日：2020-08-21
Applicant: 中国科学院计算技术研究所
Abstract: 本发明实施例提供了一种目标检测方法、系统、加速装置、介质和电子设备，所述方法用于压缩视频中的目标检测，本发明对参考帧进行完全解压得到RGB格式的参考帧，对预测帧进行非完全解压得到运动向量，基于RGB格式的参考帧进行目标检测以确定该参考帧中目标的位置，然后根据该预测帧的运动向量、该预测帧对应的参考帧中目标的位置确定该预测帧中目标的位置；从而避免了对所有帧进行完全解压便可完成目标检测，提高了目标检测过程的效率。
-
-
-
-
-
-
-
-
-
Search Results
92
records
(took 0.034 seconds)
