-
公开(公告)号：CN109558373A
公开(公告)日：2019-04-02
申请号：CN201811465942.1
申请日：2018-12-03
申请人： 济南浪潮高新科技投资发展有限公司
IPC分类号： G06F15/78
CPC分类号： G06F15/7839 , G06F15/78 , G06F2015/766
摘要： 本发明特别涉及一种高效能融合服务器架构。该高效能融合服务器架构，采用通用处理器+双FPGA芯片的异构架构，将网络，计算和存储实现高效融合，包括通用处理器，FPGA 1芯片，FPGA 2芯片，本地内存，内存阵列，闪存阵列和FPGA本地内存；所述FPGA 1芯片，FPGA 2芯片与本地内存均连接到通用处理器，所述内存阵列和闪存阵列均连接到FPGA 1芯片，所述FPGA本地内存连接到FPGA 2芯片，所述FPGA 1芯片与FPGA 2芯片之间通过数据总线相连接。该高效能融合服务器架构，采用通用处理器+双FPGA芯片的异构架构，灵活性高，能耗低，容错特性强，实现了计算，存储与网络的融合，极大地提升了云应用效率。
-
公开(公告)号：CN109447254A
公开(公告)日：2019-03-08
申请号：CN201811294922.2
申请日：2018-11-01
申请人： 济南浪潮高新科技投资发展有限公司
摘要： 本发明公开了一种卷积神经网络推理硬件加速方法及其装置，方法为控制模块将残差变换信息发送给通路选择模块，通路选择模块将特征图数据送入维度变换模块和/或通路缓冲模块；通路缓冲模块暂存输入特征图数据；维度变换模块根据控制模块给出的变换通道数对输入特征图数据进行通道数变换；纵深卷积模块对原始卷积进行加速优化，减少卷积和参数及计算量；通路缓冲模块将暂存的输入特征图数据发送至残差计算模块；卷积结果经过维度变换模块送入残差计算模块；残差计算模块将来自通路缓冲模块和维度变换模块的两组特征图数据进行同维度求和计算；完成卷积加速流程。本发明和现有技术相比使得神经网络在移动端推理时能得到更大程度的加速效果。
-
公开(公告)号：CN108629411A
公开(公告)日：2018-10-09
申请号：CN201810425939.0
申请日：2018-05-07
申请人： 济南浪潮高新科技投资发展有限公司
摘要： 本发明公开了一种卷积运算硬件实现装置及方法，包括输入RAM阵列，由若干RAM缓存组成，用于缓存卷积运算中需要的输入数据；卷积控制单元，连接并控制读取输入RAM阵列的地址以及卷积深度、步长；卷积运算寄存器阵列，连接卷积控制单元，通过移动输入数据，实现卷积卷积的对应乘加运算。本发明的一种卷积运算硬件实现装置及方法与现有技术相比，通过将输入数据与权重在矩阵式寄存器阵列中移动，实现卷积的对应乘加运算，通过适当的控制可以实现任意卷积深度、卷积步长的卷积运算，该设计具有灵活通用的特点，实用性强，适用范围广泛，具有很好的推广使用价值。
-
公开(公告)号：CN108492619A
公开(公告)日：2018-09-04
申请号：CN201810343136.0
申请日：2018-04-17
申请人： 济南浪潮高新科技投资发展有限公司
摘要： 本发明公开了一种智能停车系统及方法，包括前端装置，用于拍摄车位信息，并将拍摄到的信息发送至前端处理装置；前端处理装置，用于为车位分配唯一的ID，并将前端装置发送来的车位信息实时上传；停车场控制装置，用于为车位获取唯一的ID，分析前端处理装置发送的车位信息，确定车位占用情况，并将车位占用情况上传至服务器数据库；上位机PC，用于为车位设置唯一的ID，确定并显示停车位状态信息，并将信息上传至服务器数据库；服务器数据库，存储所有停车位信息。本发明的一种智能停车系统及方法与现有技术相比，方便驾驶人在地图上查看预定就近停车位，做到精准停车，不浪费车位资源，而且不会导致停车过程的拥堵。
-
公开(公告)号：CN108476945A
公开(公告)日：2018-09-04
申请号：CN201810111845.6
申请日：2018-02-05
申请人： 济南浪潮高新科技投资发展有限公司
IPC分类号： A01G25/16
摘要： 本发明提供了一种灌溉服务系统及其控制灌溉装置对植物进行灌溉的方法，系统包括：主控装置及至少一个末端控制装置；至少一个末端控制装置分别设置在园林中的至少一个指定地点，并与设置在相同指定地点的灌溉装置相连；末端控制装置检测对应的指定地点的环境参数，并发送至主控装置；主控装置根据每一个指定地点所分别种植的植物的属性信息、各个末端控制装置所分别发送的环境参数，生成各个末端控制装置所分别对应的灌溉策略，并将各个灌溉策略分别发送至对应的末端控制装置；各个末端控制装置则可根据接收的灌溉策略分别控制对应连接的灌溉装置对种植在相应指定地点的植物进行灌溉。通过本发明的技术方案，用户体验较好。
-
公开(公告)号：CN107578094A
公开(公告)日：2018-01-12
申请号：CN201711008009.7
申请日：2017-10-25
申请人： 济南浪潮高新科技投资发展有限公司
摘要： 本发明提供一种基于参数服务器和FPGA实现神经网络分布式训练的方法，属于神经网络训练技术领域，该方法基于参数服务器和FPGA，其具体实现过程：通过FPGA编程建立神经网络模型，实现神经网络的前向传递和后向传播；以FPGA为主体的计算节点从训练集中获取一部分训练集子集进行训练，计算局部梯度，并push到参数服务器中的相应参数服务器节点，与参数服务器内存储的参数计算得出当前参数，完成参数更新的过程；参数服务器将当前参数pull到对应的计算节点，继续训练神经网络；参数服务器综合管理分布式训练的结果，得出最后的训练模型。本方法可以大幅提升深度学习效率，有效解决模型参数更新所需的巨大带宽、以及如何提高并行度、减少同步等待造成的延迟问题。
-
公开(公告)号：CN107193751A
公开(公告)日：2017-09-22
申请号：CN201710356958.8
申请日：2017-05-19
申请人： 济南浪潮高新科技投资发展有限公司
IPC分类号： G06F12/02
摘要： 本发明公开一种Nandflash阵列的文件信息存储方法,涉及高速大容量存储领域，通过NOR FLASH控制器从指定的NOR FLASH地址读取记录文件个数信息，加载到Nandflash阵列控制器,根据文件记录个数加载最后一个文件的信息到Nandflash阵列控制器,Nandflash阵列控制器根据最后一个文件的信息确定下一次记录的起始信息,当Nandflash阵列控制器接收到开始记录命令,通过得到的最后一个文件的起始信息开始流水存储，记录完成，NOR FLASH控制器更新文件个数，同时根据当前的文件个数信息将本次记录的起始信息写到NOR FLASH对应地址。
-
公开(公告)号：CN107038134A
公开(公告)日：2017-08-11
申请号：CN201610993707.6
申请日：2016-11-11
申请人： 济南浪潮高新科技投资发展有限公司
IPC分类号： G06F13/16 , G06F13/28 , G06F13/40 , G06F12/02 , G06F12/0897
CPC分类号： G06F13/1668 , G06F12/0246 , G06F12/0897 , G06F13/28 , G06F13/4072 , G06F2212/1016 , G06F2212/214 , G06F2212/221
摘要： 本发明涉及嵌入式系统的固态硬盘技术领域，特别涉及一种基于FPGA的SRIO接口固态硬盘系统及其实现方法。其系统包括主控FPGA芯片，主控FPGA芯片并接有四个辅FPGA芯片，所述的主控FPGA芯片挂载有第一级DDR3静态随机存储器，所述的四个辅FPGA芯片分别挂载有一个第二级DDR3静态随机存储器和一个NAND Flash存储阵列。本发明的一种基于FPGA的SRIO接口固态硬盘系统及其实现方法，其通过FPGA芯片管理NAND Flash存储阵列，达到高速率大容量的SRIO接口固态硬盘。
-
公开(公告)号：CN106874220A
公开(公告)日：2017-06-20
申请号：CN201710080630.8
申请日：2017-02-15
申请人： 济南浪潮高新科技投资发展有限公司
IPC分类号： G06F12/1009 , G06F12/0882
CPC分类号： G06F12/1009 , G06F12/0882
摘要： 本发明特别涉及一种NAND FLASH阵列二级地址映射表的实现方法。该NAND FLASH阵列二级地址映射表的实现方法，根据NAND FLASH阵列规格确定二级地址映射，确定block地址映射表规格和page地址映射表规格；NAND FLASH阵列控制器接收上级命令并解析，执行解析出的命令并根据上级发送来的block地址和操作命令和数据，查询该block对应的page地址映射表，执行操作；循环执行上述流程，直到完成整个文件读取、擦除或写入操作。该NAND FLASH阵列二级地址映射表的实现方法，地址映射分为两层，不同文件不混用block，且支持block地址的动态排队，在NAND FLASH控制器不设计磨损均衡和垃圾回收的情况下，支持随机删除功能，不仅地址管理简单，而且兼容性强，执行效率高，具有广阔的应用前景。
-
公开(公告)号：CN106845004A
公开(公告)日：2017-06-13
申请号：CN201710081078.4
申请日：2017-02-15
申请人： 济南浪潮高新科技投资发展有限公司
IPC分类号： G06F17/50
摘要： 本发明公开了一种用于功能验证平台的基于脚本的搭建系统及方法，该系统包括总线架构信息文档模块、内部寄存器和ram模块、芯片初始化控制文档模块、自动化脚本模块；通过使用自动化脚本，实现自动化完成验证平台的搭建和运行工作；通过基于标准的Avalon总线协议设计验证平台测试命令，实现对各基于Avalon总线的设计的通用读写测试；通过使用内部寄存器和ram模块信息文档实现针对特定存储模块的正确测试；通过使用芯片初始化控制文档实现对不同设计的初始验证环境的配置。该方法实施方便，流程简单，高效稳定，可以大幅缩短为不同的基于Avalon总线的设计搭建功能验证平台的开发周期，提高功能验证效率。
-
-
-
-
-
-
-
-
-
搜索结果
100 条记录 (耗时 0.051 秒)
