一种启动电路及启动装置
    61.
    发明公开

    公开(公告)号:CN112583392A

    公开(公告)日:2021-03-30

    申请号:CN202011182892.3

    申请日:2020-10-29

    IPC分类号: H03K17/567 G05F3/26

    摘要: 本发明提供了一种启动电路,其用于LDO电路的启动。LDO电路中具有一个调整场效应管。调整场效应管的栅极为启动节点。调整场效应管的源极连接电压输入端。调整场效应管的漏极为电压输出端且连接一个分压电路。启动电路包括:一个启动管、一个启动增强模块和一个启动检测管。从而本发明中的启动电路通过独立的辅助启动部分,即使在电源电压斜率足够低,漏电足够大时,也能对大电流或者低阻抗负载启动,使得电路进入正常工作状态。同时,本发明还提供了一种启动装置。

    一种多核处理器阵列的核间结构和多核处理器

    公开(公告)号:CN112328536A

    公开(公告)日:2021-02-05

    申请号:CN202011063336.4

    申请日:2020-09-30

    发明人: 宋国志 欧阳鹏

    IPC分类号: G06F15/80

    摘要: 本发明为一种多核处理器阵列的核间结构和多核处理器,多核处理器阵列为多个以二维行列排布的计算单元,多个第一加载单元在背离多核处理器阵列的方向上与第一边缘行的计算单元依次对应设置且连接,多个第二加载单元在背离多核处理器阵列的方向上与第二边缘列的计算单元依次对应设置且连接,多个第一存储单元在背离多核处理器阵列的方向上与第二边缘行的计算单元依次对应设置且连接,所述多个第二存储单元在背离所述多核处理器阵列的方向上与所述第二边缘列的计算单元依次对应设置且连接。减少多核处理器互联的面积和功耗开销。

    一种可重构阵列映射方法和装置

    公开(公告)号:CN111930680A

    公开(公告)日:2020-11-13

    申请号:CN202010983700.2

    申请日:2020-09-17

    IPC分类号: G06F15/177 G06F15/78

    摘要: 本发明为一种可重构阵列映射方法和装置,包括:获取数据依赖图。分析数据依赖图以获取最大时间步为TS_max以及最小启动间隔。获取可重构计算架构,将表示可重构计算架构的第一邻接矩阵和第二邻接矩阵复制与TS_max相同的层数作为映射空间。在整数线性规划模型下,将循环结构中的操作运算节点、循环内依赖的边以及循环间依赖的边分别映射至映射空间。获取数据依赖图中的运算节点和边到扩展了TS_max层的处理单元与link上的映射关系。将映射关系对启动间隔求模生成配置信息。本发明能够达到更快的映射速度、CGRA上更高的资源利用率以及更小的启动间隔。

    单相机极线校正方法及装置
    64.
    发明公开

    公开(公告)号:CN111540004A

    公开(公告)日:2020-08-14

    申请号:CN202010298041.9

    申请日:2020-04-16

    IPC分类号: G06T7/593 G06T7/80

    摘要: 本发明提供了一种单相机极线校正方法,所述方法包含:利用朝向相同且相对位置不变的相机和散斑投射器,采集不同距离下投射有散斑的平板图像,获得第一平面散斑图像和第二平面散斑图像;通过图像匹配算法匹配所述第一平面散斑图像和第二平面散斑图像,获得亚像素匹配点;根据所述亚像素匹配点在第一平面散斑图像上对应的物理坐标和在第二平面散斑图像上对应的物理坐标,获得两者之间的映射矩阵;根据所述映射矩阵获得投射器中心在相机参考系中的方向向量;调节相机参考系的坐标轴方向,使水平轴方向与方向向量对齐,并更新相机的成像矩阵;通过所述成像矩阵将目标场景图像映射获得极线校正后的图像。

    基于散斑投影的深度图像生成方法及系统

    公开(公告)号:CN110853086A

    公开(公告)日:2020-02-28

    申请号:CN201911000440.6

    申请日:2019-10-21

    IPC分类号: G06T7/55

    摘要: 本发明提供一种基于散斑投影的深度图像生成方法及系统。该方法包括:获取左目散斑图像和右目散斑图像;对每个左像素点进行如下处理:根据左像素点对应的左图像块得到左二值图像块;确定左像素点对应的右像素点,并在右目散斑图像上选取右像素点对应的搜索区域;根据每个搜索像素点对应的右图像块得到每个搜索像素点对应的右二值图像块;分别计算左二值图像块对应的每个右二值图像块与左二值图像块之间的差异值;将多个差异值中的最小值对应的搜索像素点作为左像素点对应的匹配点;根据左像素点与左像素点对应的匹配点,计算左像素点对应的深度;将每个左像素点对应的深度赋值到每个左像素点上,生成深度图像,可以快速实现图像匹配。

    一种加权有限状态转换机的优化方法、设备以及系统

    公开(公告)号:CN110047477A

    公开(公告)日:2019-07-23

    申请号:CN201910271141.X

    申请日:2019-04-04

    IPC分类号: G10L15/08 G06F17/27

    摘要: 本发明提供了一种加权有限状态转换机的优化方法、系统、计算机设备以及计算机可读存储介质,涉及语音识别技术领域。该系统包括数据结构优化模块,用于对Token数据结构进行优化;转换机构建模块,用于对声学输出以及语言模型以优化后的Token数据结构进行转移加链,得到加权有限状态转换机;转换机裁剪模块,用于对所述加权有限状态转换机进行裁剪;最优路径搜索模块,用于在所述加权有限状态转换机对应的搜索空间中通过优化后的Token数据结构以遍历节点的方式搜索,得到最优路径。本发明减少不同结构之间的转换,缩减了内存和计算的开销,减少内存数据的访问次数,优化了最优路径搜索算法,实现提升算法效率的目的。

    基于DCNN深度图生成方法及系统

    公开(公告)号:CN110033483A

    公开(公告)日:2019-07-19

    申请号:CN201910266071.9

    申请日:2019-04-03

    IPC分类号: G06T7/529 G06N3/04

    摘要: 本发明提供了一种基于DCNN深度图生成方法及系统,所述方法包含:根据KITT或Middlebury立体数据集的ground truth视差图构建每一图片均包含正负样本的数据集;对所述数据集进行数据扩充处理后,通过极线约束法对所述数据集进行降维处理,获得训练数据;通过所述训练数据训练补入跳跃连接结构的CNN模型,获得图像分类模型;获得待处理图形数据,将所述待处理图像数据带入所述图像分类模型中获得分析数据;对所述分析数据进行空间金字塔池化处理后,通过匹配代价计算及代价聚合处理获得深度图像数据。

    面向可重构阵列的多参数融合性能建模方法

    公开(公告)号:CN103218347B

    公开(公告)日:2016-01-20

    申请号:CN201310156766.4

    申请日:2013-04-28

    申请人: 清华大学

    IPC分类号: G06F15/80

    摘要: 本发明公开了一种面向可重构阵列的多参数融合性能建模方法,该建模方法将一个任务分解成一系列连续的阵列操作p=[1,P],则任务总体执行时间等于多次阵列操作的重构周期数,数据载入周期数,阵列计算周期数以及数据存储周期数的总和再乘以阵列工作频率,即:其中,TET表示任务的总体执行时间,f表示阵列工作的频率,其中CFC表示重构周期,LDC表示数据载入周期,CPC表示阵列计算周期,STC表示数据存储周期。本发明能够精确地、完善地把可重构处理器的总体执行时间解析的表达出来,以此总体执行时间的性能模型,为用户的算法映射提供了评估和指导意义。

    一种用于数据传输的自动上下线电路

    公开(公告)号:CN118519686A

    公开(公告)日:2024-08-20

    申请号:CN202410525280.1

    申请日:2024-04-29

    发明人: 景博 欧阳鹏

    IPC分类号: G06F9/30 G06F9/38 G06F15/163

    摘要: 本发明属于芯片开发技术领域,具体公开了一种用于数据传输的自动上下线电路。本发明提出的电路连接及其工作方法,使得芯片内进行数据传输时能够以流水线的方式连接发送节点和接收节点电路,每个时钟周期可以上线1个数据传输配置,能够显著地减少芯片内数据传输时ID及其配置进行缓存的延时,有效地提高芯片内数据传输的效率。

    一种实现神经网络高效计算的方法及系统

    公开(公告)号:CN112712168B

    公开(公告)日:2024-07-12

    申请号:CN202011640098.9

    申请日:2020-12-31

    IPC分类号: G06N3/04 G06N3/063

    摘要: 本发明提供了实现神经网络高效计算的方法,其能够在可重构处理器上运行。可重构处理器具有设定的处理量。可重构处理器中具有多个类型的运算单元硬件。方法包括:根据运算类型、待处理数据及处理量获取量化参数。通过HWCn模型的存储方式存储待处理数据。HWCn模型中的n为设定的单次存储数。单次存储数于处理量相应。根据单次存储数获取运算单元的并行数获取运算单元组合。通过多个计算单元所占用寄存器的次序寄存从HWCn模型中每次调用的待处理数据及中间计算数据。从而本发明结合待处理数据的量化及高效的存储模式,通过在硬件上的高能效流水线设计提高其神经网络在硬件上的运行速度及可靠性。同时,本发明提供了实现神经网络高效计算的系统。