公开(公告)号：CN108268390A

公开(公告)日：2018-07-10

申请号：CN201710814190.4

申请日：2017-09-11

申请人： 爱思开海力士有限公司

发明人： 卢寿赫

IPC分类号： G06F13/16

CPC分类号： G06F13/161 ,  G06F13/1657 ,  G06F13/1694 ,  G06F13/404 ,  G11C5/066 ,  G11C8/18 ,  G11C15/046 ,  G11C2207/10 ,  G11C2207/2272

摘要： 本发明涉及一种存储器系统，其包括：存储器装置，其共享数据总线和控制总线并且通过控制总线控制存储器装置，其中存储器装置具有彼此不同的延迟；以及控制器，其通过数据总线利用存储器装置收发数据，其中在将相同的控制信号传输到存储器装置之后，针对作为存储器装置的每个延迟的时刻，在对应于数据突发长度的时间期间，控制器可以利用存储器装置收发数据。

公开(公告)号：CN108121680A

公开(公告)日：2018-06-05

申请号：CN201711206006.4

申请日：2017-11-27

申请人： 三星电子株式会社

发明人： 金东建 ,  金大镐 ,  王鸿文 ,  千源汶

IPC分类号： G06F13/40 ,  G06F13/16

CPC分类号： G06F12/1009 ,  G06F12/0246 ,  G06F12/0868 ,  G06F2212/202 ,  G06F2212/657 ,  G06F2212/7201 ,  G06F2212/7202 ,  G06F2212/7207 ,  G06F13/404 ,  G06F13/1668 ,  G06F13/1673 ,  G06F13/4068

摘要： 一种存储装置、电子系统以及操作电子装置的方法。所述电子系统包括主机装置及存储装置。所述存储装置包括第一存储器装置及第二存储器装置，所述第一存储器装置由主机装置经由可字节存取接口以字节为单位进行存取，所述第二存储器装置由主机装置经由可区块存取接口以区块为单位进行存取。所述存储装置基于从主机装置经由可区块存取接口提供的内部传输命令在第一存储器装置与第二存储器装置之间执行内部数据传输。所述电子系统可通过使用从现有区块存取命令修改得到的内部传输命令在存储装置中执行内部数据传输，在主机装置与存储装置之间高效地支持以字节为单位的存取及以区块为单位的存取。

公开(公告)号：CN107851078A

公开(公告)日：2018-03-27

申请号：CN201680038504.X

申请日：2016-06-25

申请人： 华为技术有限公司

发明人： 诺伯特·埃吉 ,  托马斯·博伊尔 ,  施广宇

IPC分类号： G06F13/20

CPC分类号： G06F13/4282 ,  G06F13/4022 ,  G06F13/404

摘要： 一种外围组件互连快递PCI-e网络系统，包括处理器，用于：(a)向PCI-e拓扑树分配地址，包括：在给定层横向遍历到互连的下行链路耦合；在该层确定哪个下行链路耦合连接到节点；在该层将地址分配给已确定的具有节点的下行链路耦合的节点；(b)传播层，包括：在该层纵向遍历到所述PCI-e网络的所述互连的下行链路耦合；在该层确定哪个下行链路耦合与其他互连纵向耦合；纵向连续进行直到下一个互连的所述下行链路耦合的下一层；交替重复(a)和(b)直到所述PCI-e拓扑网络的所述节点都分配了地址。

公开(公告)号：CN106130680B

公开(公告)日：2018-03-27

申请号：CN201610466739.0

申请日：2016-06-23

申请人： 北京东土科技股份有限公司

发明人： 韦锦驹

IPC分类号： H04J3/06

CPC分类号： G06F13/4291 ,  G06F1/12 ,  G06F13/364 ,  G06F13/404 ,  H04J3/0641 ,  H04J3/0667 ,  H04L12/4035

摘要： 本发明公开工业互联网现场层宽带总线时钟同步实现方法，其特征在于，适用于工业互联网现场层宽带总线架构系统，系统包括总线控制器、至少一个总线终端，总线控制器和各总线终端通过两线制数据传输网络连接，该方法包括：从总线控制器和各总线终端中选举出作为最佳主时钟的设备；确定最佳主时钟的设备的IP地址与所述总线控制器的IP地址是否一致；若一致，则确定总线控制器作为时钟同步的主设备，并利用总线控制器向所述各总线终端发送同步报文进行时钟同步；若不一致，则返回执行从总线控制器和各总线终端中选举出作为最佳主时钟的设备这一步骤，用以解决现有的工业互联网现场层宽带总线架构系统时钟同步方法导致系统时钟的不稳定性问题。

公开(公告)号：CN103842980B

公开(公告)日：2018-01-12

申请号：CN201280047773.4

申请日：2012-09-24

申请人： 英特尔公司

发明人： B·L·弗莱明 ,  A·R·扎哈尔 ,  A·曼德哈尼 ,  S·B·阿查亚

IPC分类号： G06F13/14 ,  G06F13/42

CPC分类号： G06F13/4027 ,  G06F13/20 ,  G06F13/385 ,  G06F13/404 ,  G06F13/42 ,  G06F13/4221

摘要： 实施例整合非PCI兼容设备与PCI兼容操作系统。一种织物系统模拟PCI的行为。在非PCI兼容设备不知道如何响应PCI枚举时，各实施例提供PCI枚举应答且因而在仿真期间仿真将通常来自PCI兼容设备的应答。各实施例允许系统设计者把非标准织物结构与仍然使用现代PCI兼容操作系统中存在的稳健的和成熟的PCI基础设施的益处结合起来。更一般地，各实施例允许与第一标准兼容(但不与第二标准兼容)的操作系统发现与第一标准不兼容(但可能与第二标准兼容)的设备并和该设备通信。在此描述了其他实施例。

公开(公告)号：CN107209739A

公开(公告)日：2017-09-26

申请号：CN201680007689.8

申请日：2016-02-03

申请人： 高通股份有限公司

发明人： L·J·米什拉 ,  R·韦斯特费尔特 ,  G·威利

IPC分类号： G06F13/364 ,  G06F13/38 ,  G06F13/40 ,  G06F13/42

CPC分类号： G06F13/364 ,  G06F13/385 ,  G06F13/404 ,  G06F13/4282

摘要： 提供了一种包括主控/从动实施例和半双工实施例的枚举技术。

公开(公告)号：CN106537363A

公开(公告)日：2017-03-22

申请号：CN201580037012.4

申请日：2015-07-01

申请人： 赛灵思公司

发明人： Y·阿贝尔 ,  S·艾哈迈德 ,  S·I·阿扎德

IPC分类号： G06F12/14 ,  G06F13/40 ,  G06F21/78 ,  G06F21/85

CPC分类号： G06F13/404 ,  G06F12/1441 ,  G06F12/145 ,  G06F21/78 ,  G06F21/85

摘要： 公开了用于在第一和第二总线间桥接电路的方法。在存储器中存储(202)地址转译信息和相关联的安全指示符。来自第一总线的每个访问请求均包括第一请求者安全指示符和请求地址。基于请求者安全指示符以及与用于请求地址的地址转译信息相关联的安全指示符，来自第一总线并被导向第二总线的每个访问请求或者被拒绝(214)，或者被转译(210)并通信(212)至第二总线。从第二总线至第一总线的每个访问请求均包括请求地址，并且连同与用于请求地址的地址转译信息相关联的安全指示符一起，该访问请求被转译(226)并通信(228)至第一总线。

公开(公告)号：CN104285218B

公开(公告)日：2017-02-15

申请号：CN201380002531.8

申请日：2013-12-31

申请人： 华为技术有限公司

发明人： 邵维伟 ,  林沐晖 ,  李利江

IPC分类号： G06F13/20

CPC分类号： G06F13/4045 ,  G06F13/404 ,  G06F13/4221 ,  G06F2213/0026

摘要： 本发明实施例涉及一种扩展PCIe总线域的方法，能够从根复合体端点设备的内存地址中，为所述扩展域的PCIe设备分配配置空间地址，建立所述配置空间地址与总线号/设备号/功能号BDF的对应关系，并从扩展域的第二总线集合中，为所述扩展域中发现的PCIe设备分配总线号，所述总线号用于确定所述扩展域中发现的PCIe设备的BDF，以根据所述配置空间地址与BDF的对应关系，通过所述扩展域中发现的PCIe设备的BDF，访问所述扩展域中发现的PCIe设备的配置空间寄存器，实现了PCIe总线域的扩展，解决了现有技术中无法进行PCIe总线域扩展的问题，使得系统中PCIe设备的数量不受256条总线的限制。

公开(公告)号：CN106021159A

公开(公告)日：2016-10-12

申请号：CN201610312739.5

申请日：2016-05-12

申请人： 北京匡恩网络科技有限责任公司

发明人： 孙易安

IPC分类号： G06F13/40

CPC分类号： G06F13/404

摘要： 本发明公开了一种大容量固态硬盘逻辑地址到物理地址映射方法，包括：定义逻辑映射单元由若干个逻辑块组成；将主机的写请求分解为对逻辑映射单元的写请求；判断逻辑映射单元是否已经在缓存中，将逻辑映射单元添加到缓存中，并判断缓存是否已满；如果缓存已满，判断最早进入缓存的逻辑映射单元是否已经写入闪存，如没有写入闪存,则将最早进入缓存的逻辑映射单元映射到能并行写入的物理映射单元，并写入闪存；如果该映射单元之前已经写入闪存，则将该映射单元从闪存中读出，与缓存中的数据合并，将合并后的逻辑映射单元映射到能并行写入的物理映射单元，并写入闪存。从而达到控制映射表大小的目的。

公开(公告)号：CN105955909A

公开(公告)日：2016-09-21

申请号：CN201610260211.8

申请日：2016-04-22

申请人： 天津国芯科技有限公司

发明人： 王勇 ,  郑茳 ,  肖佐楠

IPC分类号： G06F13/40

CPC分类号： G06F13/404

摘要： 本发明提供了一种APB总线到DCR总线之间的总线桥实现方法，包含如下内容：将接收的APB总线请求的地址信号，控制信号和数据信号转换为符合DCR总线协议的地址信号，控制信号和写数据信号；将接收的符合DCR总线协议的应答信号和读数据信号转换为符合APB总线协议的应答信号和读数据信号；且正向数据通路和反向数据通路逻辑都需要有APB时钟、复位信号和DCR时钟、复位信号参与。本发明将APB总线标准通过该总线桥映射为DCR总线标准。特别地，当APB总线时钟和DCR总线时钟为异步关系时，该总线桥可以作为一个IP连接APB总线和DCR总线，将符合APB总线协议的读写请求转换为符合DCR总线协议的读写请求。