-
公开(公告)号：CN106575279B
公开(公告)日：2019-07-26
申请号：CN201580037571.5
申请日：2015-05-29
申请人： 阿尔特拉公司
IPC分类号： G06F13/40
CPC分类号： G06F13/4027 , G06F13/4221
摘要： 可编程集成电路设备上的加速处理器结构包括处理器以及多个可配置数字信号处理器(DSP)。每个可配置DSP都包括电路块，电路块又包括多个乘法器。加速处理器结构还包括：第一总线，以将数据从处理器传输至可配置DSP；以及第二总线，以将数据从可配置DSP传输至处理器。
-
公开(公告)号：CN109144936A
公开(公告)日：2019-01-04
申请号：CN201811136404.8
申请日：2018-09-28
申请人： 湖南长城银河科技有限公司
IPC分类号： G06F13/42
CPC分类号： G06F13/4221 , G06F13/4282 , G06F2213/0026 , G06F2213/0042
摘要： 本发明实施例公开一种主板以及计算机，所述主板包括：FT1500A处理器，包括第一PCIE接口、第二PCIE接口、第三PCIE接口和第四PCIE接口；第一USB接口控制器和第二USB接口控制器，分别连接所述第一PCIE接口和所述第二PCIE接口；第一USB接口组和第二USB接口组，分别连接所述第一USB接口控制器和所述第二USB接口控制器；网络控制器，连接所述第一USB接口控制器；网口，连接所述网络控制器；以及存储接口，连接所述第三PCIE接口。本发明可以节省成本、降低设计难度、节省整机功耗和提高稳定性。
-
公开(公告)号：CN109062850A
公开(公告)日：2018-12-21
申请号：CN201810900996.X
申请日：2018-08-09
申请人： 广州麦芮声电子有限公司
CPC分类号： G06F13/4221 , G06F11/102
摘要： 本发明公开了一种单片机的数据发送和接收方法，涉及单片机通信技术。数据发送方法包括：发送端将数据组中每个数据位的值转换并依次输出为第一预设时长的第一电平加上相应时长的第二电平；数据组发送完成后发送复位信号，解除对总线的占用。数据接收方法包括：接收端检测到第二电平变换到第一电平的信号沿触发端口中断，并启动计时器计时；从计时器获取相邻两个端口中断之间的信号时长；根据信号时长转换出数据位的值或者复位信号；根据依次接收到的数据位的值还原数据组。本发明通过软件控制，只使用一根IO口实现了多个单片机收发双向的总线式工作，不需要特定硬件支持，可以在不同厂家不同系列的MCU上应用，电路简单，成本低廉。
-
公开(公告)号：CN106796561B
公开(公告)日：2018-08-28
申请号：CN201580047332.8
申请日：2015-08-31
申请人： 高通股份有限公司
发明人： 兰德尔·约翰·帕斯卡雷拉 , 贾亚·普拉喀什·苏布拉马尼亚姆·贾纳桑 , 常·广·张 , 古鲁尚卡·拉贾玛尼 , 约瑟夫·杰拉尔德·麦克唐纳 , 托马斯·菲利普·施派尔
CPC分类号： G06F13/4013 , G06F13/1621 , G06F13/4027 , G06F13/4059 , G06F13/4221
摘要： 本发明揭示将强有序写入事务桥接到弱有序域中的装置、和相关设备、方法和计算机可读媒体。在一个方面中，主机桥接器装置经配置以从一或多个强有序产生者装置接收强有序写入事务。所述主机桥接器装置将所述强有序写入事务发布到弱有序域内的一或多个消费者装置。所述主机桥接器装置检测并非由所述一或多个消费者装置中的第一消费者装置接受的第一写入事务。对于在所述第一写入事务之后发布且由相应消费者装置接受的一或多个写入事务中的每一者，所述主机桥接器装置将取消消息发送到所述相应消费者装置。所述主机桥接器装置重放所述第一写入事务和在所述第一写入事务之后发布的所述一或多个写入事务。
-
公开(公告)号：CN108334463A
公开(公告)日：2018-07-27
申请号：CN201810076092.X
申请日：2015-11-20
申请人： 英特尔公司
CPC分类号： G06F13/28 , G06F13/1642 , G06F13/382 , G06F13/4221
摘要： 在事务性缓冲式存储器接口上向主机设备发送读取返回的序列，其中，所述序列将包括至少对第一读取请求的第一读取返回和对第二读取请求的第二读取返回。将所述第二读取返回的跟踪器标识符编码在所述第一读取返回中，以及将所述第一读取返回带着所述第二读取返回的所述跟踪器标识符来发送给所述主机设备。在发送所述第一读取返回之后向所述主机设备发送所述第二读取返回。
-
公开(公告)号：CN106663078B
公开(公告)日：2018-07-10
申请号：CN201580047097.4
申请日：2015-08-27
申请人： 高通股份有限公司
CPC分类号： H03K5/133 , G06F1/10 , G06F13/4068 , G06F13/4221 , G11C19/00 , H03K5/13 , H03K2005/0015 , Y02D10/14 , Y02D10/151
摘要： 公开了延迟电路以及相关的系统和方法。在一个方面，提供了使用逻辑来准确地延迟输出启用信号以减小或避免从设备内的数据危害的延迟电路。延迟电路包括配置成接收基于慢时钟的输出启用输入信号的两个移位寄存器链。第一移位寄存器链由快时钟的正边沿来进行时钟定时，并且提供第一选通信号。第二移位寄存器链由快时钟的负边沿来进行时钟定时，并且提供第二选通信号。该逻辑使用第一选通信号和第二选通信号以及输出启用输入信号来提供经延迟的输出启用输出信号。延迟电路为输出启用输出信号提供高度准确的时间延迟，以便以面积高效和功率高效的方式来减小或避免数据危害。
-
公开(公告)号：CN108196634A
公开(公告)日：2018-06-22
申请号：CN201711448317.1
申请日：2017-12-27
申请人： 黄河科技学院
CPC分类号： G06F1/185 , G06F1/183 , G06F1/187 , G06F1/20 , G06F13/4068 , G06F13/4081 , G06F13/4221 , G06F2213/0024
摘要： 基于计算机模块化硬件扩充单元结构，目的在于解决目前计算机所具有的模块化PC体积非常大，且各个模块之间的组装增减都非常费力，将计算机进行模块化处理的过程中，对硬件模块的功能和配置上的扩展尤其重要，散热问题也并未得到合适的解决的问题，本发明可将计算机硬件中需要使用到的功能部件进行高度集成性的连接，基本使用嵌入式的连接结构，通过PCI接入端口连接，使得各个模块之间可与核心组件进行大量的数据交换，即插即用以及方便更换的使用特性对于计算机整体模块化的实现具有重要意义，堆栈模块可以将不同的硬件堆叠在一起，同时并不影响数据的传输，用户在不关闭电源系统的情况下取出和更换损坏的硬盘、电源或板卡等部件，便捷性高。
-
公开(公告)号：CN108112269A
公开(公告)日：2018-06-01
申请号：CN201680054133.4
申请日：2016-09-13
申请人： 微软技术许可有限责任公司
CPC分类号： G06F9/3016 , G06F9/268 , G06F9/30007 , G06F9/30021 , G06F9/30036 , G06F9/3004 , G06F9/30043 , G06F9/30047 , G06F9/3005 , G06F9/30058 , G06F9/30072 , G06F9/30076 , G06F9/30087 , G06F9/3009 , G06F9/30098 , G06F9/30101 , G06F9/30105 , G06F9/3013 , G06F9/30138 , G06F9/30145 , G06F9/30167 , G06F9/30189 , G06F9/32 , G06F9/321 , G06F9/345 , G06F9/35 , G06F9/355 , G06F9/3557 , G06F9/3802 , G06F9/3804 , G06F9/3822 , G06F9/3824 , G06F9/3828 , G06F9/383 , G06F9/3836 , G06F9/3838 , G06F9/3842 , G06F9/3848 , G06F9/3851 , G06F9/3853 , G06F9/3855 , G06F9/3859 , G06F9/3867 , G06F9/3891 , G06F9/466 , G06F9/528 , G06F11/36 , G06F11/3648 , G06F11/3656 , G06F12/0806 , G06F12/0811 , G06F12/0862 , G06F12/0875 , G06F12/1009 , G06F13/4221 , G06F15/7867 , G06F15/80 , G06F15/8007 , G06F2212/452 , G06F2212/602 , G06F2212/604 , G06F2212/62 , Y02D10/13 , Y02D10/14 , Y02D10/151
摘要： 公开了用于使在无效指令的目标字段中标识的存储器存储指令和一个或多个寄存器无效的装置和方法。在所公开的技术的一些示例中，一种装置可以包括存储器，以及一个或多个基于块的处理器核，所述一个或多个基于块的处理器核被配置为取回并且执行多个指令块。核其中之一可以包括控制单元，所述控制单元至少部分基于接收到无效指令而被配置为基于无效指令的第一目标字段和第二目标字段来获取多个存储器访问指令中的存储器访问指令的指令标识和多个寄存器中的至少一个寄存器的寄存器标识。使与指令标识相关联的至少一个寄存器和存储器访问指令无效。基于无效的存储器访问指令，来执行后续存储器访问指令。
-
公开(公告)号：CN108090010A
公开(公告)日：2018-05-29
申请号：CN201711180965.3
申请日：2017-11-23
申请人： 英飞凌科技奥地利有限公司
发明人： 大卫·格兰特·考克斯 , 纳塔莉·阿布里 , 埃尔温·胡贝尔 , 卡尔·诺林
IPC分类号： G06F13/40
CPC分类号： G06F13/4221 , G06F13/362
摘要： 公开了一种总线装置、处理方法、设置方法和设置系统。具有可编程地址的总线装置包括：总线通信电路，其连接至总线端子；第一引脚端子；存储器，其具有第一寄存器和第二寄存器，第一寄存器存储有第一地址；以及状态逻辑电路。状态逻辑电路在第一引脚端子上检测芯片选择信号，在芯片选择信号有效时通过总线通信电路接收第一消息，确定第一消息指示地址设置命令，并且响应于第一消息中的目标地址与第一地址匹配而在第二寄存器中将第一消息中的地址值保存为第二地址。状态逻辑电路还响应于通过总线通信电路接收的第二消息的目标地址与第二地址匹配而对第二消息进行处理。
-
公开(公告)号：CN104769570B
公开(公告)日：2018-05-15
申请号：CN201380049212.2
申请日：2013-03-15
申请人： 英特尔公司
CPC分类号： G06F13/22 , G06F1/3287 , G06F8/71 , G06F8/73 , G06F8/77 , G06F9/30145 , G06F9/44505 , G06F9/466 , G06F11/1004 , G06F12/0806 , G06F12/0808 , G06F12/0813 , G06F12/0815 , G06F12/0831 , G06F12/0833 , G06F13/4022 , G06F13/4068 , G06F13/4221 , G06F13/4282 , G06F13/4286 , G06F13/4291 , G06F2212/1016 , G06F2212/2542 , G06F2212/622 , H04L9/0662 , H04L12/4641 , H04L45/74 , H04L49/15 , Y02D10/13 , Y02D10/14 , Y02D10/151 , Y02D10/40 , Y02D10/44 , Y02D30/30
摘要： 产生链路层控制消息，并将其包括在要在串行数据链路上发送给设备的微片中。在数据链路上发送的微片包括多个时隙。在一些方面，控制消息可以包括病毒警报消息、毒害警报消息、信用返回消息和确认。
-
-
-
-
-
-
-
-
-
搜索结果
440 条记录 (耗时 0.02 秒)
