-
公开(公告)号：CN108476157A
公开(公告)日：2018-08-31
申请号：CN201680078341.8
申请日：2016-12-15
申请人： 高通股份有限公司
发明人： L·J·米什拉 , R·D·韦斯特费尔特
CPC分类号： G06F13/364 , G06F13/404 , G06F13/4282 , G06F13/4291 , H04B1/0458 , H04B1/18 , H04L12/40019 , H04L12/4013 , Y02D10/14 , Y02D10/151
摘要： 公开了用于射频前端控制接口(RFFE)总线的信令协议。在示例性方面，RFFE协议被修改以提供比由该RFFE协议分配的正常的四比特更短的地址。通过向地址分配较少的比特，跨RFFE总线发送的帧更短，并且因此改进了总线周转时间，这减少了总体等待时间。此外，较短的消息有可能可以提供增量的功率节省。在又一示例性方面，使用不同的数据率来传送帧的不同部分。具体而言，可以使用单数据率(SDR)来发送总线管理部分，并且可以使用双倍数据率(DDR)来发送有效载荷部分。在有效载荷部分上使用DDR的净效应是减少了总线周转时间，并且因此减少了等待时间。
-
公开(公告)号：CN106407139A
公开(公告)日：2017-02-15
申请号：CN201610398701.4
申请日：2016-06-07
申请人： 西门子公司
CPC分类号： G06F13/404 , G05B19/0423 , G05B2219/25428 , G06F13/4286 , G06F13/385 , G06F13/4063
摘要： 本发明涉及一种用于传输HART变量的方法和外围组件及CPU单元。用于连接HART现场设备的外围组件在其地址空间的输入区域中提供用于由CPU单元循环读取的不同的HART变量并且持续更新该HART变量。为了以简单的方式或者以简单的手段实现所有能潜在提供的HART变量的传输，在地址空间的输入区域和输出区域中设置有用于传输单独的HART变量的通信区域(14)，其中，CPU单元在通信区域(14)的输出区域中写入详细说明当前待读取的HART变量的指令，并且外围组件在通信区域(14)的输入区域中一直提供并更新详细说明的HART变量，直至CPU单元在输出区域中写入新的、详细说明另外的待读取的HART变量的指令为止。
-
公开(公告)号：CN105550146A
公开(公告)日：2016-05-04
申请号：CN201510922102.3
申请日：2015-12-09
申请人： 天津国芯科技有限公司
IPC分类号： G06F13/40
CPC分类号： G06F13/404
摘要： 本发明提供了一种OPB总线和IPS总线之间的桥装置，包括：地址判断逻辑单元，用于判断总线桥是否响应来自OPB总线的请求；OPB总线向IPS总线信号转换单元，用于将接收的OPB总线请求的地址信号，控制信号和写数据信号等转换为符合IPS总线协议的地址信号，控制信号和写数据信号；IPS总线向OPB总线信号转换单元，用于将接收的IPS总线协议的应答信号和读数据信号转换为符合OPB总线协议的应答信号和读数据信号本发明可以在不重新设计原有的IP的条件下，只增加少量的硬件逻辑，就可以完成对原有的成熟的IPS总线协议的IP的复用。这样就可以短时间内获得需要很长时间设计的IP的功能，同时也增强了原有模块的复用性，加快了系统设计的速度，缩短了系统集成的时间。
-
公开(公告)号：CN104933001A
公开(公告)日：2015-09-23
申请号：CN201510327756.1
申请日：2015-06-15
申请人： 山东超越数控电子有限公司
发明人： 李保来
CPC分类号： G06F13/4027 , G06F13/1652 , G06F13/404
摘要： 本发明公开一种基于RapidIO技术的双控制器数据通信方法，属于计算机通信技术领域；本发明通过设置PCIE转接RapidIO的板卡，将双控制器之间通过RapidIO互联，控制双控制器间的包交换、应答、中断、容错机制等，防止当一个控制器发生故障时，系统中一半的主机随之发生故障，甚至引起整个业务系统中断，并且如果采用类似IDT TSI721的产品做为网桥，则PCIE转接RapidIO的板卡的设计体积将更小，节省主板空间，并且功能更加完善，可以更好地实现RapidIO互联双控制器的目的。
-
公开(公告)号：CN104919431A
公开(公告)日：2015-09-16
申请号：CN201480004813.6
申请日：2014-01-13
申请人： 西部数据技术公司
CPC分类号： G06F12/0246 , G06F13/404 , G06F2212/1016 , G06F2212/1036 , G06F2212/214 , G06F2212/7204 , G06F2212/7206 , G11C2211/5641
摘要： 本文公开了将控制器与NVM(非易失性存储器)存储系统进行配对的架构。NVM存储系统包括与控制器通信的桥设备。在一个实施例中，桥设备允许在闪存管芯中的某些数据单元(任意其他粒度的块、页面或单元)：(1)被放置到防止进行数据访问的保留模式中，(2)响应于控制器命令而被分配到SLC(单级单元)模式或MLC(多级单元)模式中，(3)在分配模式后可用于数据访问。这一灵活性使得控制器能够基于运行时间条件而增加SLC模式或MLC模式数据单元。在一个实施例中，通过确保观察存储器供应商所强加的保证条件的方式执行对保留的数据单元的分配。
-
公开(公告)号：CN100547574C
公开(公告)日：2009-10-07
申请号：CN200610002983.8
申请日：2006-01-26
申请人： 富士通株式会社
IPC分类号： G06F13/38
CPC分类号： G06F13/404 , H04L49/3018 , H04L49/3027 , H04L49/35 , H04L49/503
摘要： 一种用于对与连接到数据总线的计算机之间执行的数据传输进行控制的设备，该数据总线沿一个方向进行数据传输，该设备包括数据传输控制单元，其通过将输入总线的数据带宽设置成大于输出总线的数据带宽来控制与计算机的数据传输，其中输入总线传送待输入到该计算机的数据，而输出总线传送由该计算机输出的数据。
-
公开(公告)号：CN101506787A
公开(公告)日：2009-08-12
申请号：CN200780018901.1
申请日：2007-03-27
申请人： ATI技术无限责任公司
IPC分类号： G06F13/40
CPC分类号： G06F13/404
摘要： 描述了一种用于将写入请求广播到多个图形设备的系统和方法。图形设备地址的不同地址范围与所述多个图形设备的每个图形设备相关联。控制器接收指向存储器地址的写入请求，并且当存储器地址位于特定的广播地址范围内时，基于写入请求的存储器地址来生成多个图形设备地址。当生成多个图形设备地址时，偏移量可被应用到与图形设备之一相关联的每个地址范围中的参考地址。所述写入请求被转发给与所生成的图形设备地址之一相关联的所述多个图形设备的每个图形设备。
-
公开(公告)号：CN100524266C
公开(公告)日：2009-08-05
申请号：CN200610153461.8
申请日：2006-07-11
申请人： 辉达公司
CPC分类号： G06F13/404 , Y02D10/14 , Y02D10/151
摘要： 可以合并多个数据传输请求，并且在诸如PCI Express(PCI-E)总线的包化总线上将其作为单一的包进行传送。在一个实施例中，如果请求被指向同一目标设备中的连续的地址范围，那么请求被合并。有利地，采用优选的合并过程，即如果第一请求和后续请求是可合并的并且在一定的时间段里被接收，则将第一请求和后续请求相合并；否则，请求能够被传送而不用进行合并。
-
公开(公告)号：CN101031893A
公开(公告)日：2007-09-05
申请号：CN200580033407.3
申请日：2005-09-01
申请人： 英特尔公司
发明人： I·肖伊纳斯 , R·马杜卡鲁穆库马纳 , G·奈格尔 , R·乌利希 , K·-J·金
CPC分类号： G06F12/1009 , G06F12/1081 , G06F13/404
摘要： 本发明的实施例是进行地址转换的技术。用规定了客户机物理地址并被一I/O设备所请求的输入/输出(I/O)事务的源标识符索引一个表结构以将该I/O设备映射到指定给该I/O设备域。一个地址转换结构将客户机物理地址转换成对应于I/O事务的主机物理地址。
-
公开(公告)号：CN1301467C
公开(公告)日：2007-02-21
申请号：CN200510054326.3
申请日：2005-03-08
申请人： 威盛电子股份有限公司
IPC分类号： G06F12/08
CPC分类号： G06F13/404
摘要： 本发明提供一种于计算机系统内存取数据的方法与相关装置。计算机系统中的外围设备可要求对系统存储空间进行需窥探或不需窥探中央处理器的数据存取。在以可支持多虚拟通道的芯片组来服务单一虚拟通道的外围设备时，本发明即可根据需/不需窥探的要求以不同的处理序列分派外围设备的存取要求，以将外围设备不需窥探的读取要求直接传输至系统存储器，并以芯片组中不同虚拟通道的缓冲资源来分别寄存中央处理器及系统存储器所响应的数据或信息，以增进外围设备数据存取的效能。
-
-
-
-
-
-
-
-
-
搜索结果
109 条记录 (耗时 0.022 秒)
