一种分频电路、分频装置及电子设备

    公开(公告)号:CN109167597B

    公开(公告)日:2023-09-01

    申请号:CN201811050602.2

    申请日:2018-09-10

    发明人: 杨波

    IPC分类号: H03K23/40

    摘要: 本发明公开了一种分频电路、分配装置及电子设备,包括:N位二进制计数器、反相加法电路、电压比较器、可调电位器和D触发器;N位二进制计数器从其输出端最低位开始的M位输出端按照权位由低到高的顺序依次与反相加法电路的M位输入端相连,反相加法电路的输出端与电压比较器的反相输入端相连,电压比较器的同相输入端与电位器的滑动端相连,电压比较器的输出端与D触发器的数据输入端相连,D触发器的输出端与N位二进制计数器的复位端相连,可调电位器的第一接线端接地,第二接线端连接标准电源。采用本发明的分频电路、分配装置及电子设备可实现连续调节分频频率,其分配调节速度快,便于使用。

    一种同异步混合计数器及半导体器件

    公开(公告)号:CN116418337A

    公开(公告)日:2023-07-11

    申请号:CN202111648444.2

    申请日:2021-12-29

    发明人: 马宗宇

    IPC分类号: H03K23/58 H03K23/40

    摘要: 本发明实施例公开了一种同异步混合计数器,包括:异步计数器和同步计数器;所述异步计数器,包括第一触发器至第n触发器,所述第一触发器至第n触发器被配置为基于第一时钟信号进行异步计数;所述第n触发器的输出信号作为第二时钟信号;所述同步计数器,包括第n+1触发器至第n+m触发器,所述第n+1触发器至第n+m触发器被配置为基于第二时钟信号进行同步计数;所述第一触发器至第n+m触发器的第一输出端输出信号作为同异步混合计数器的输出;根据预设条件确定所述异步计数器和同步计数器的触发器个数。本发明克服了传统单一同步计数器或异步计数器的缺点,通过同异步混合得到工作效率较高、布线简单、面积小的计数器。此外,还提出了一种半导体器件。

    一种低延迟的高频时钟分频电路、分频器及分频方法

    公开(公告)号:CN110311672B

    公开(公告)日:2023-03-07

    申请号:CN201910575911.X

    申请日:2019-06-28

    发明人: 李乾男

    IPC分类号: H03K23/40

    摘要: 为了解决现有时钟分频电路延迟较大、无法满足高频需求以及耗费的D触发器资源较多的技术问题,本发明提供了一种低延迟的高频时钟分频电路、分频器及分频方法。高频时钟分频电路包括分频单元和同步单元;分频单元将源时钟分频后,通过同步单元输出。本发明的输出时钟clock_out是由源时钟clock_in同步后输出,延迟小。

    一种时钟计数同步方法及装置
    64.
    发明公开

    公开(公告)号:CN113268104A

    公开(公告)日:2021-08-17

    申请号:CN202110585580.5

    申请日:2021-05-27

    发明人: 谢修鑫

    IPC分类号: G06F1/12 H03K23/40

    摘要: 一种时钟计数同步方法及装置,其中方法包括如下步骤,在系统第一运行阶段,运行低频时钟单元,同时运行高频时钟单元,在系统从第一运行阶段切换至节能阶段的时点t1,停止运行高频时钟单元,在系统从节能阶段切换至第二运行阶段的时点t2,检测从t1经过的时间τ是否满足条件:τ=n*C当τ初次满足条件时,开始运行高频时钟单元,同时根据τ的值,补偿一整数周期值到高频时钟单元的计数结果,根据补偿好的高频时钟单元的计数结果,同步系统时钟。通过转而运行低能耗的低频时钟单元,能够节省系统在关闭状态或节能状态下的功耗,在任意的周期中的时点都可以进行系统的运行状态的切换。

    正倒计数电路和计数器
    65.
    发明公开

    公开(公告)号:CN112787660A

    公开(公告)日:2021-05-11

    申请号:CN202011623452.7

    申请日:2020-12-30

    IPC分类号: H03K23/40

    摘要: 本发明提出一种正倒计数电路和计数器,其中,正倒计数电路包括第一信号处理电路、第二信号处理电路和多个触发器电路,通过采用第一信号处理电路接收正计数控制信号或者倒计数控制信号并输出对应的正计数触发信号和倒计数触发信号,同时,由第二信号处理电路为各触发器电路提供时钟信号,各触发器电路根据时钟信号以及对应的触发信号正向或者倒向切换输出电平,仅需设置一套计数电路即可完成正计数和倒计数,简化了电路结构和设计成本。

    基于低功耗数字电路的信号处理装置

    公开(公告)号:CN106920573B

    公开(公告)日:2019-11-05

    申请号:CN201710117420.1

    申请日:2017-03-01

    发明人: 朱诗宁

    IPC分类号: G11C19/28 H03H17/06 H03K23/40

    摘要: 本发明公开了一种基于低功耗数字电路的信号处理装置,包括移位寄存器;移位寄存器包括N个触发器;还包括:计数器电路,用于向数据输入选择电路和数据输出选择电路输出时钟节拍计数值;数据输入选择电路,接收滤波器的输入数据,并读取计数器电路所输出的时钟节拍计数值,根据时钟节拍计数值的变化,由第一触发器开始,依次选择移位寄存器中的触发器,并根据输入数据,刷新被选中的触发器中所储存的数据值;数据输出选择电路,接收移位寄存器的并行输出数据;并搬移不连续的数据。本发明使得寄存器单元的跳变数量发生了质变,大大减少了装置功耗。

    信号时序配置方法、装置、计算机设备及存储介质

    公开(公告)号:CN109347474A

    公开(公告)日:2019-02-15

    申请号:CN201811137392.0

    申请日:2018-09-28

    发明人: 余桉 汤晓东

    IPC分类号: H03K19/0175 H03K23/40

    摘要: 本发明涉及信号时序配置方法、装置、计算机设备及存储介质,该方法包括定义一组指令;将指令依次存储于内存地址内;使用时,根据接口电路状态从指定的内存地址内依次获取指令;根据指令驱动接口电路执行对应的操作。本发明通过定义指令,将接口信号的电平状态形成一串数值,以指令的形式根据不同的状态存储于内存地址内,使用时,根据不同的状态,从对应的内存地址内依次取出指令,驱动接口信号按照指令的数值进行高低电平输出,修改存储于内存地址内的指令的数值,以改变接口电路的接口信号时序,实现接口信号时序的灵活和可配置性。

    一种螺纹钢生产线自动计数方法

    公开(公告)号:CN109327220A

    公开(公告)日:2019-02-12

    申请号:CN201811144182.4

    申请日:2016-06-15

    IPC分类号: H03K23/00 H03K23/40

    摘要: 一种螺纹钢生产线自动计数方法,包括:在棒材传输的不同段链,或者在棒材传输同一段链的不同位置分别安装第一计数脉冲产生单元、第二计数脉冲产生单元的计数检测装置;对第一计数脉冲产生单元输出的脉冲信号和第二计数脉冲产生单元输出的脉冲信号分别进行窄脉冲过滤和计数,取其中的计数数值较大者作为螺纹钢生产线自动计数的结果;对第一计数脉冲产生单元输出的脉冲信号和第二计数脉冲产生单元输出的脉冲信号分别进行窄脉冲过滤均由窄脉冲过滤单元实现;窄脉冲过滤单元过滤的窄脉冲宽度受棒材传输速度控制。所述方法能够应用在螺纹钢生产线等各种棒材生产线上需要对产品数量进行计数的场合。

    编码器分频电路
    69.
    发明公开

    公开(公告)号:CN108336993A

    公开(公告)日:2018-07-27

    申请号:CN201810019348.3

    申请日:2018-01-09

    发明人: 邓智慧

    IPC分类号: H03K23/40

    摘要: 本发明提供了一种编码器分频电路,用于将编码器的A相脉冲、B相脉冲和Z相脉冲分频输出,所述分频电路包括脉冲方向测定单元、A相脉冲分频单元、B相分频脉冲合成单元;其中,所述脉冲方向测定单元用于根据A相脉冲和B相脉冲获得电机旋转方向;所述A相脉冲分频单元用于根据电机旋转方向对A相脉冲和B相脉冲进行分频计数,以获得A相分频脉冲;所述B相分频脉冲合成单元用于合成与A相分频脉冲正交且脉宽一致的B相分频脉冲。本发明提供的编码器分频电路具有制造成本低、抗干扰能力强、准确性高的特点,有利于在中低端产品中应用和推广。

    一种连续时差测量的方法及装置

    公开(公告)号:CN104980147B

    公开(公告)日:2018-07-17

    申请号:CN201410136100.7

    申请日:2014-04-08

    申请人: 刘伯安

    发明人: 刘伯安

    IPC分类号: H03K23/40 G04F10/04

    摘要: 本发明提供了一种等延时信号转换方法及装置,可以实现电子信号的高电平或低电平的持续时间、上升沿至上升沿或下降沿至下降沿的时间间隔的连续测量,不仅给出了将其应用于飞行时间测量、激光测距等的方法及装置,还提供了几种将该方法应用于串行数据接收的方法及装置,降低了对时钟频率(Frequency)、畸变(Distortion)、晃动(Jitter)等的敏感度,使串行数据接收装置更加可靠和易于实现。