基于FPGA的用于提高BCPNN速度的设计方法

    公开(公告)号:CN111882050A

    公开(公告)日:2020-11-03

    申请号:CN202010700170.6

    申请日:2020-07-20

    IPC分类号: G06N3/063 G06N3/04

    摘要: 本发明公开了基于FPGA的用于提高BCPNN速度的设计方法,涉及人工智能技术领域,通过模块化设计,在硬件上对BCPNN中的突触状态的变量、权重以及偏置进行更新;通过查找表,在FPGA上实现指数运算;通过并行算法,对BCPNN中的突触状态的权重及偏置更新过程实现速度提升;通过加法器和乘法器的模块复用,在保持相同计算性能的情况下降低资源开销。本发明提供的方法不仅具有更高的计算性能,同时也具有较高的计算准确度,可有效提高BCPNN的权重及偏置更新速度。

    一种降低通信成本的神经网络端云协同训练系统

    公开(公告)号:CN111736999A

    公开(公告)日:2020-10-02

    申请号:CN202010570373.8

    申请日:2020-06-19

    IPC分类号: G06F9/50 G06N3/04 G06N3/08

    摘要: 本发明提供了一种降低通信成本的神经网络端云协同训练系统,包括:端侧设备,包括端侧训练模块以及与端侧训练模块通信连接的端侧通信模块;云侧设备,包括与端侧通信模块通信连接的云侧通信模块以及与云侧通信模块通信连接的云侧训练模块,其中,端侧训练模块中包含端侧输入接口、端侧网络层以及端侧输出接口,云侧训练模块中包含云侧输入接口、云侧网络层以及云侧输出接口,端侧训练模块与云侧训模块构成完整的神经网络,神经网络的重量级部分放置在云侧训练模块中,神经网络的轻量级部分放置在端侧训练模块中,端侧通信模块与云侧通信模块中均包含一个编码器和一个解码器。

    减小突触连接的存储面积的方法、装置、设备和存储介质

    公开(公告)号:CN111368981A

    公开(公告)日:2020-07-03

    申请号:CN202010152787.9

    申请日:2020-03-06

    IPC分类号: G06N3/04 G06N3/06

    摘要: 本申请提供的一种减小突触连接的存储面积的方法、装置、设备和存储介质,通过获取类脑芯片中包含M个轴突、及N个神经元的一或多个神经元核;将各所述神经元核的第k组M/K个所述轴突映射到第k个所述子核,第k组N/K个所述神经元相应分配至第k个所述子核;k为1至K中任意整数;令各所述子核存储M/K个所述轴突和N/K个所述神经元之间的全连接关系,以实现将各所述神经元核划分为K个所述子核。本申请能减小突触连接的存储面积。随着单个核的面积变小,单块芯片可以集成更多的神经元,并可在包括脉冲神经网络、类脑神经网络在内的多个领域中的应用。

    基于遮挡环境下人脸身份验证方法、装置、设备和介质

    公开(公告)号:CN114078270B

    公开(公告)日:2024-09-06

    申请号:CN202010837871.4

    申请日:2020-08-19

    摘要: 本申请提供的一种基于遮挡环境下人脸身份验证方法、装置、设备和介质,通过基于训练过的深度学习网络对人脸面部图像进行特征点检测,以确定所述人脸面部图像上对应人脸面部中一或多个特征点的具体位置;依据检测出的各所述特征点对所述人脸面部图像上的人脸面部进行区域分割,以获得分割后的截取图像;将所述截取图像输入所述深度学习网络以输出多维度的数字编码向量,令其与数据库中预存的包含有身份信息的人脸面部编码向量进行比对,以得到身份验证结果。本申请能够在卫生安全级别较高、寒冷环境及人脸大面积遮挡的情况下进行身份验证。

    脉冲神经网络中减少权重储存的卷积运算实现方法、电路及终端

    公开(公告)号:CN113688983B

    公开(公告)日:2024-07-05

    申请号:CN202110909685.1

    申请日:2021-08-09

    IPC分类号: G06F30/27

    摘要: 本发明的脉冲神经网络中减少权重储存的卷积运算实现方法、电路及终端,包括:获取储存的神经核中第一神经元的一维权重向量;其中,所述神经核包括:依次排列的N个神经元;对所述第一神经元的一维权重向量进行移位,获得对应所述神经核的第i神经元的一维权重向量;将第i神经元的一维权重向量与对应该神经元的轴突向量进行卷积计算,获得对应第i神经元的神经元膜电压计算结果。本发明通过一个神经元核只存储一个神经元的权重,神经元核中的其他神经元的权重根据存储的权重进行变换得到,大大降低了权重存储空间。

    一种基于深度学习的小样本学习方法

    公开(公告)号:CN113822304B

    公开(公告)日:2024-05-14

    申请号:CN202010564531.9

    申请日:2020-06-19

    摘要: 本发明提供了一种基于深度学习的小样本学习方法,包括以下步骤:步骤1,初始化神经网络;步骤2,从已有的训练数据中抽取样本图片;步骤3,对样本图片进行数据增广后输入神经网络;步骤4,根据分类任务在神经网络中计算得到损失函数;步骤5,根据损失函数计算反向梯度;步骤6,根据反向梯度更新神经网络的权重,且当未达到停止条件时返回步骤2,并继续进行步骤2‑步骤6;步骤7,将权重导入神经网络,去除神经网络中的分类层并新增新分类器;步骤8,将新类别图片输入神经网络中提取特征,对特征进行裁剪后归一化处理;步骤9,将新类别图片中有标注的图片作为训练图片对新分类器进行训练,训练后对新类别图片中未标注的图片进行分类。

    一种面向物联网的自然模拟信号的类脑处理方法

    公开(公告)号:CN111753975B

    公开(公告)日:2024-03-05

    申请号:CN202010625510.3

    申请日:2020-07-01

    IPC分类号: G06N3/065 G06N3/049

    摘要: 本发明公开了一种面向物联网的自然模拟信号的类脑处理方法,涉及类脑人工智能技术领域,包括:将自然模拟信号经由多个传感器转化为多个电路可处理的模拟电信号;将所述模拟电信号通过多个电‑脉冲转换器转换成多个在时域上的离散脉冲序列;将所述离散脉冲序列经过脉冲序列‑SUN接口处理后进入到脉冲神经网络中的输入神经元,并在网络中进行处理与计算,得处理后结果并输出。本发明中直接由LC‑ADC产生脉冲序列,即以表示信号变化的事件驱动脉冲神经网络,和传统的传感器接口相比,不使用量化直接作用于脉冲神经网络处理单元,以实现在物联网中低功耗处理信号的优点。

    无符号DAC实现有符号运算的方法、装置、设备和介质

    公开(公告)号:CN113656751B

    公开(公告)日:2024-02-27

    申请号:CN202110915035.8

    申请日:2021-08-10

    IPC分类号: G06F17/16 G06F7/523

    摘要: 本申请提供的一种无符号DAC实现有符号运算的方法、装置、设备和介质,依据数据输入对应的有符号激活值转换为无符号激活值;将通过训练得到的权重和原偏置,结合数据宽度转换为新偏置;将无符号激活值、权重、新偏置映射到无符号DAC实现的存算一体电路上执行矩阵运算。本申请用无符号DAC实现的存算一体电路完成有符号矩阵乘法,相比于现有的有符号DAC,无符号DAC大大降低了实现的复杂度与成本。(56)对比文件Hyunmyung Oh.Single RRAM Cell-basedIn-Memory Accelerator Architecture forBinary Neural Networks《.2021 IEEE 3rdInternational Conference on ArtificialIntelligence Circuits and Systems(AICAS)》.2021,1-4 .蒋佩卿.基于FPGA的改进二值化卷积层设计.电气开关.2019,第57卷(第06期),8-13.崔建明.指纹识别专用集成电路中乘法器模块的设计.微电子学.2008,(第05期),625-629.陈煌.基于FPGA的卷积神经网络卷积层并行加速结构设计.微电子学与计算机.2018,第35卷(第10期),85-88.

    一种传感器阵列单元自适应激活方法和装置

    公开(公告)号:CN116132792A

    公开(公告)日:2023-05-16

    申请号:CN202111320558.4

    申请日:2021-11-09

    IPC分类号: H04N23/65 H04N25/70

    摘要: 本发明涉及一种传感器阵列单元自适应激活方法和装置,方法包括以下步骤:S1:对传感器阵列单元中的各个节点进行编号,并进行初始权重赋值,根据节点的权重设置各节点的概率区间;S2:根据各节点的概率区间,随机唤醒传感器阵列单元中的节点;S3:根据被唤醒的节点对应的读数变化,调整该节点的权重,从而改变节点的概率区间,然后返回步骤S2。与现有技术相比,本发明设计自适应机制,缩小了检测范围,使传感器阵列专注于有目标的区域来进行检测,降低了检测能耗,减少了信息的存储空间,提升了检测效果。