时钟信号控制方法、装置、电子设备和存储介质

    公开(公告)号:CN116048240A

    公开(公告)日:2023-05-02

    申请号:CN202211661430.9

    申请日:2022-12-23

    发明人: 王大宇

    IPC分类号: G06F1/3237 G06F1/3287

    摘要: 本申请涉及一种时钟信号控制方法、装置、电子设备和存储介质。所述方法包括:获取时钟信号的引用结果;当所述时钟信号的引用结果为第一结果时,控制所述时钟信号开启;当所述时钟信号的引用结果为第二结果时,控制所述时钟信号关闭;其中,所述第一结果表征存在使用时钟信号的硬件模块处于工作状态,所述第二结果表征不存在使用时钟信号的硬件模块处于工作状态。采用本方法能够降低功耗。

    一种低功耗自返式释放器电路

    公开(公告)号:CN106383573B

    公开(公告)日:2023-04-28

    申请号:CN201610982295.6

    申请日:2016-11-09

    IPC分类号: G06F1/3237

    摘要: 本发明公开了一种低功耗定时器释放器电路,包括电源供电电路,低功耗时钟定时唤醒电路,继电器控制电机电路,AD采集电路和主控电路;本发明运用低功耗时钟芯片,当自返式释放器下放到海底时,整个主控系统处于休眠状态,只有低功耗时钟芯片处于定时状态,当定时到一定时间后,低功耗时钟芯片唤醒整个主控系统,整个主控系统从休眠转到工作状态,工作一定时间又进入休眠状态,如此循环,当到达我们事先设置释放时间后或者AD采集系统进行传感器数据的采集的数据超过设定值,自返式释放器释放回到海面。故整个过程大大降低设备的功耗,为设备在海底能够采集更多有效的数据。

    一种基于状态机的无时钟休眠唤醒系统

    公开(公告)号:CN115712463A

    公开(公告)日:2023-02-24

    申请号:CN202211505210.7

    申请日:2022-11-28

    发明人: 王宵 樊石 王永 秦泰

    摘要: 本发明适用于电路功耗设计技术领域,提供一种基于状态机的无时钟休眠唤醒系统,所述无时钟休眠唤醒系统包括极低功耗电压域和其他电压域,其中所述极低功耗电压域包括休眠唤醒电路、状态机专用时钟、第一检测模块、选择器、第二检测模块、状态机以及电源开关,所述其他电压域包括顺次连接的系统时钟、时钟门控和芯片电路。本发明为达到芯片在休眠状态下极低的功耗的设计目标,设计无时钟的极低功耗电压域,采用组合逻辑电路以及状态机控制芯片电源和系统时钟的休眠唤醒,既实现了超低功耗的休眠唤醒电路,又能保证芯片在休眠和唤醒过程中的稳定性。

    预测集成电路的消耗功率的方法
    74.
    发明公开

    公开(公告)号:CN115617151A

    公开(公告)日:2023-01-17

    申请号:CN202111253384.4

    申请日:2021-10-27

    发明人: 韩仁学 朴振亨

    IPC分类号: G06F1/3237

    摘要: 本公开的技术思想涉及集成电路的消耗功率预测方法及执行其的消耗功率预测系统。本公开一实施例的预测集成电路的消耗功率的方法可包括:确定包括在上述集成电路的多个时钟门控单元的层次结构的步骤;基于上述层次结构确定与第一时钟门控单元相对应的第一时钟门控域及与位于上述第一时钟门控单元的下层的第二时钟门控单元相对应的第二时钟门控域的步骤;基于施加于上述第一时钟门控单元的第一时钟门控使能信号的第一逻辑电平计算上述第二时钟门控域的消耗功率的步骤;以及基于上述第二时钟门控域的消耗功率预测上述集成电路的消耗功率的步骤。

    晶振切换方法及装置、终端、存储介质

    公开(公告)号:CN112732067B

    公开(公告)日:2022-11-25

    申请号:CN202011621757.4

    申请日:2020-12-31

    发明人: 许杰

    IPC分类号: G06F1/3237

    摘要: 本申请实施例提供一种晶振切换方法及装置、终端、存储介质,其中该晶振切换方法包括获取高频晶振的工作振幅,并将工作振幅作为判断阈值;在终端退出睡眠状态后,触发切换高频晶振流程,切换高频晶振流程包括:在高频晶振上电后,周期性检测高频晶振的当前振幅是否达到判断阈值,若是,则将时钟源切换为高频晶振。在高频晶振上电后振幅达到该判断阈值后即可认为该高频晶振的振幅稳定,进而可以将时钟源切换到高频晶振,避免了现有技术中通过预留设定起振时间出现的起振时间不够或起振时间过长的问题,进而保证终端系统的同步性能。

    片上系统、控制方法和电子设备
    76.
    发明公开

    公开(公告)号:CN115373503A

    公开(公告)日:2022-11-22

    申请号:CN202211111173.1

    申请日:2022-09-13

    发明人: 刘志强

    摘要: 本申请涉及一种片上系统、控制方法和电子设备,属于芯片技术领域。该片上系统包括:工作模块、控制模块和时钟模块;所述时钟模块,配置成为所述工作模块提供时钟信号;所述控制模块,配置成在确定所述工作模块进入休眠状态的情况下,控制所述时钟模块停止向所述工作模块提供所述时钟信号。通过上述方案,在片上系统上添加控制模块,使得工作模块进入休眠状态后,通过控制模块向时钟模块发送信号,以使时钟模块中,该工作模块对应的一路时钟停转,从而不再向该工作模块提供时钟信号,进而节省了发送时钟信号造成的功耗。

    数据通信装置
    77.
    发明授权

    公开(公告)号:CN109753136B

    公开(公告)日:2022-11-18

    申请号:CN201811324319.4

    申请日:2018-11-08

    IPC分类号: G06F1/3237 G06F13/42

    摘要: 本发明提供一种能够停止不必要的定时的内部时钟的生成并能够降低消耗电力的数据通信装置。数据通信装置是与主设备之间经由总线进行数据的通信的数据通信装置,具备:时钟控制信号生成电路,输出与数据通信装置的重置状态以及通信的状态相应的时钟控制信号;通信开始检测电路,基于总线上的时钟信号以及数据,检测通信的开始;时钟生成电路,基于总线上的时钟信号,生成内部时钟信号;以及数据处理控制电路,被供给内部时钟信号,控制与主设备的数据的通信处理,时钟生成电路基于时钟控制信号,在数据通信装置为重置状态的情况下以及在重置状态的解除后直到通信开始为止的期间,停止内部时钟信号的生成。

    电子装置及其供电方法
    78.
    发明公开

    公开(公告)号:CN114690845A

    公开(公告)日:2022-07-01

    申请号:CN202111540941.0

    申请日:2021-12-16

    发明人: 蓝永吉

    IPC分类号: G06F1/06 G06F1/26 G06F1/3237

    摘要: 一种电子装置及其供电方法,该电子装置包括电源管理单元、电压调节器、时钟产生器以及数字电路。电源管理单元接收唤醒指令而产生第一控制信号以及以第二控制信号。电压调节器根据第一控制信号而产生供应电压。时钟产生器根据第二控制信号而产生具有第一频率的时钟信号,且于产生时钟信号后的既定时间,时钟信号具有第二频率。数字电路接收供应电压进行供电,且根据时钟信号进行操作。

    时钟门控单元、集成电路以及锁存器电路

    公开(公告)号:CN114546097A

    公开(公告)日:2022-05-27

    申请号:CN202111366161.9

    申请日:2021-11-18

    发明人: 黄铉澈 李荣浯

    IPC分类号: G06F1/3237 H03K19/094

    摘要: 本申请涉及时钟门控单元、集成电路以及锁存器电路。一种时钟门控单元,包括:第一电路,被配置为接收使能信号和反相的输出时钟信号,并通过第一节点生成第一信号;第二电路,被配置为接收第一信号并生成反相的第一信号;第三电路,被配置为接收第一信号、反相的第一信号和输入时钟信号,通过第一节点连接到第一电路来生成第一信号,并且通过第二节点来生成反相的输出时钟信号;以及第四电路,被配置为接收第一信号,通过第二节点连接到第三电路来生成反相的输出时钟信号,并且生成输出时钟信号,其中第三电路包括接收输入时钟信号的晶体管对。

    一种低功耗MCU架构
    80.
    发明公开

    公开(公告)号:CN114415819A

    公开(公告)日:2022-04-29

    申请号:CN202210308479.X

    申请日:2022-03-28

    发明人: 张兵 张金弟

    IPC分类号: G06F1/3237 H03K5/15

    摘要: 本发明涉及微控制单元技术领域,公开了一种低功耗MCU架构。通过本发明创造,提供了一种向不同时钟域电路提供异步时钟的MCU架构方案,即包括有时钟模块和与多个不同时钟域一一对应的多个电路模块,其中,所述时钟模块用于为所述多个电路模块提供一一对应的且具有相同周期的多个时钟脉冲信号,并通过将所述多个时钟脉冲信号中任意两个时钟脉冲信号配置为高电平时段相互不交叠的两信号,可在保持原有性能前提下,使得在某时刻仅某部分电路工作,由此可大大降低功耗,并且相对于采用时钟树的同步时钟电路架构,可有效减少缓冲电路的插入需求,进一步降低功耗以及减少所需芯片面积,便于实际应用和推广。