-
公开(公告)号：CN113726313B
公开(公告)日：2024-07-23
申请号：CN202010449155.9
申请日：2020-05-25
申请人： 瑞昱半导体股份有限公司
发明人： 张秉彝
摘要： 多芯片系统包含第一芯片与第二芯片。第一芯片用于根据来自第一振荡器的第一时钟信号产生第一符号时钟信号。第二芯片用于根据来自第二振荡器的第二时钟信号产生第二符号时钟信号，并检测第二符号时钟信号与第一符号时钟信号之间的差异以产生误差信号，并根据误差信号同步第一符号时钟信号与第二符号时钟信号。
-
公开(公告)号：CN110875730B
公开(公告)日：2024-06-25
申请号：CN201910700071.5
申请日：2019-07-31
摘要： 公开一种单电感多输出转换器及单电感多输出转换器的控制方法。所述单电感多输出转换器，包括：转换器，被配置为利用单个电感器提供多个通道的各自的电压；以及控制逻辑，被配置为基于与所述多个通道对应的时钟来控制转换器的开关，其中，控制逻辑被配置为：基于所述多个通道中的与控制目标对应的选择的通道的时钟将选择的通道的输出电压与选择的通道的参考电压进行比较，并且在第一模式和第二模式中的一个模式下操作，其中，第一模式自适应地调节触发到所述通道的功率传输的脉冲被生成的次数，第二模式阻止所述脉冲的生成。
-
公开(公告)号：CN118214404A
公开(公告)日：2024-06-18
申请号：CN202410339735.0
申请日：2024-03-25
发明人： 梁文祯
IPC分类号： H03K7/08 , H05B45/325 , H03K5/15
摘要： 本发明公开了一种多通道PWM信号调节系统及方法，系统包括多通道信号模块、组合逻辑模块、开关模块；多通道信号模块分别与组合逻辑模块、开关模块电性连接；多通道信号模块用于计算多路最终输出的PWM信号的比较值，生成多路不同波形的初级PWM信号，并将多路不同波形的初级PWM信号传送给组合逻辑模块；组合逻辑模块用于对多路不同波形的初级PWM信号进行处理形成多路不同波形的二级PWM信号，并将多路不同波形的二级PWM信号传送到开关模块；开关模块用于根据多通道信号模块设定的输出控制信号，将多路不同波形的二级PWM信号进行选择形成最终输出的PWM信号。本发明能有效提升电源的能量利用率。
-
公开(公告)号：CN118138010A
公开(公告)日：2024-06-04
申请号：CN202410313513.1
申请日：2024-03-19
摘要： 本发明公开了一种基于交叠流水的单时钟高速率半带内插器，包括多相结构滤波器以及交叠流水模块，相邻两个多相结构滤波器之间通过交叠流水模块，以输出多路高倍内插数据；交叠流水模块包括移位寄存器，当前多相结构滤波器输出的2n个信号输入到与当前多相结构滤波器输出端连接的移位寄存器的初始位数组上，以初始位数组为长度，将2n个信号在排序的位数上进行滑行，直至达到排在最后的位数后结束，该移位寄存器输出当前2n个信号对应的2n倍内插数据；该2n倍内插数据输入到下一个多相结构滤波器或者通过2n倍时钟上采样后作为所需内插数据输出；该半带内插器在多路高倍内插系统中不需要逐级提高时钟频率，使芯片面积、功耗大大降低。
-
公开(公告)号：CN117639770A
公开(公告)日：2024-03-01
申请号：CN202311481976.0
申请日：2023-11-08
申请人： 北京紫光青藤微系统有限公司
摘要： 本申请涉及近场通信技术领域，公开一种用于NFC的时钟恢复电路，包括：时钟恢复电路，被配置为读取NFC卡天线的信号，并生成参考时钟信号；锁相环，与时钟恢复电路连接，被配置为接收参考时钟信号以生成本地时钟信号，将本地时钟信号分频生成多路子时钟信号；相位判断模块，与时钟恢复电路和锁相环连接，被配置为比较参考时钟信号和多路子时钟信号的相位关系，并输出对应的相位指示信号；数据处理模块，与相位判断模块和锁相环连接，被配置为根据多个相位指示信号，输出锁相环的控制信号，以控制锁相环的工作状态。该电路可保证本地时钟的稳定性。本申请还公开一种用于NFC的时钟恢复方法及装置、通信设备、计算机可读存储介质。
-
公开(公告)号：CN117639737A
公开(公告)日：2024-03-01
申请号：CN202311581785.1
申请日：2023-11-23
申请人： 北京大学深圳研究生院
摘要： 本申请提供一种四相位非交叠时钟产生电路和自稳零放大器，其中四相位非交叠时钟产生电路能够为自稳零放大器提供四个相位非交叠的时钟信号。该四相位非交叠时钟产生电路包括反相电路和四个分时时钟电路，首先通过反相电路对所获取的初始时钟信号进行反相获得两个反相的驱动时钟信号，再分别通过四个分时电路基于两个驱动时钟信号和经过第一阶段延时输出的信号，进行进一步地调制和延迟，获得四个相位非交叠时钟信号。相对于现有技术，不需要专门的时钟频率控制电路来提供不随电源电压波动而波动的非交叠时钟，本申请的电路设计简单，配置灵活，功耗小，且能有效节约电路板的面积。
-
公开(公告)号：CN117478107A
公开(公告)日：2024-01-30
申请号：CN202311829817.5
申请日：2023-12-28
申请人： 芯光智网集成电路设计(无锡)有限公司
摘要： 本发明涉及集成电路中的高速通信接口技术领域，具体公开了一种延迟校准方法、发送端及源同步通信系统，包括：并行序列发生器，用于产生第一校准码和第二校准码；滑窗电路，用于对并行序列发生器产生的第二校准码产生可调延迟值；数控延迟单元，用于对并行序列发生器产生的第一校准码产生可调延迟值；延迟校准状态机，根据第一检测模式进入位定时状态以及根据第二检测模式进入字定时状态，以及在位定时状态下根据第一误码信息对数控延迟单元的延迟值进行调整，在字定时状态下根据第二误码信息对滑窗电路的延迟值进行调整。本发明提供的发送端能够解决了数控延迟单元在发送端进行位定时和字定时的问题。
-
公开(公告)号：CN117353714A
公开(公告)日：2024-01-05
申请号：CN202311235502.8
申请日：2023-09-22
申请人： 杭州长川科技股份有限公司
摘要： 本申请涉及一种数字信号调整控制方法、装置、设备及测量系统。数字信号调整控制方法包括：获取数字信号输出装置输出的多路通道数字信号跳变到第一预设电平阈值时的第一电平跳变时刻，以及跳变到第二预设电平阈值时的第二电平跳变时刻；根据第一预设电平阈值、第二预设电平阈值、各路通道的数字信号所对应的第一电平跳变时刻和第二电平跳变时刻，分别计算各路通道数字信号的信号斜率；基于各通道数字信号的信号斜率计算通道的斜率调整值、生成斜率调整信号；将斜率调整信号发送至数字信号输出装置，以使数字信号输出装置调整对应通道数字信号的信号斜率。采用本申请，可降低多通道数字信号的边沿跳变时间差异，提高AC校准精度。
-
公开(公告)号：CN117278001A
公开(公告)日：2023-12-22
申请号：CN202210672608.3
申请日：2022-06-15
申请人： 华为技术有限公司
摘要： 本申请提供了一种延时调节电路、集成电路和电子设备，通过对第一差分信号的延时和第二差分信号的延时进行调节，使得两路差分信号的延时尽可能相等，而且使得两路差分信号的有效脉宽相等，进而避免两路差分信号丢失或误码。延时调节电路可以包括信号产生模块、K个控制模块和输出模块。信号产生模块用于产生K路控制信号。控制模块用于根据一路控制信号输出多路门控信号。输出模块用于根据多路门控信号输出第一差分信号和第二差分信号。
-
公开(公告)号：CN114665845B
公开(公告)日：2023-12-22
申请号：CN202210193907.9
申请日：2022-03-01
申请人： 电子科技大学
摘要： 本发明属于电子电路领域，涉及脉冲信号源的设计，具体提供一种基于高电压触发和功率合成的高峰值功率脉冲源，用脉冲源的峰值输出功率；本发明基于M级Marx电路设计得到高电压触发电路，由高电压触发电路产生的高电压触发信号经过功率分配器等分后作为K路脉冲产生电路的输入，有效提高单路脉冲幅值的同时降低单路脉冲抖动，K路脉冲产生电路输出的K路脉冲经过功率合成器合成后大大提升脉冲源的峰值输出功率；同时，由于单路脉冲抖动降低，即电路的一致性提升，使得K路脉冲经过功率合成后能够得到更高峰值功率的脉冲信号，即进一步提升脉冲源的峰值输出功率；另外，本发明高峰值功率脉冲源具有操作简单、尺寸小等优点，有利于模块发展。
-
-
-
-
-
-
-
-
-
搜索结果
382 条记录 (耗时 0.252 秒)