一种基于低电压技术的7T存算电路、乘累加运算电路

    公开(公告)号:CN116204490A

    公开(公告)日:2023-06-02

    申请号:CN202310216702.2

    申请日:2023-03-03

    Applicant: 安徽大学

    Abstract: 本发明属于集成电路技术领域,具体涉及一种基于低电压技术的7T存算电路、乘累加运算电路和CIM芯片。7T存算电路由3个PMOS管P1~P3,4个NMOS管N1~N4构成,其中,P1、P2的源极接电源VDD。P2、N2的栅极与N3的源极、P3的漏极、N1的漏极相连,并作为存储节点Q。P1、N1的栅极与P2、N2的漏极相连并作为反相存储节点QB。P1的漏极与与P3的源极相连;N1的源极与N4的漏极相连。N2的源极和N4的源极接VSS;N3的栅极接信号线WL;N3的漏极接信号线BL;P3的栅极接信号线WLA;N4的栅极接信号线WLB。乘累加运算电路和CIM芯片则包括由7T存算电路构建的核心阵列以及必要的外围功能。本发明解决了现有低电压的CIM设计难度高,电路的功耗、运算性能等指标难以满足预期的问题。

    一种基于分支电流的存内累乘计算电路

    公开(公告)号:CN115938430A

    公开(公告)日:2023-04-07

    申请号:CN202211604384.9

    申请日:2022-12-13

    Applicant: 安徽大学

    Abstract: 本发明涉及一种基于分支电流的存内累乘计算电路。该基于分支电流的存内累乘计算电路包括用于存储权重数据的存储阵列,存储阵列由多个相同的SRAM单元构成,每列SRAM单元共享位线BL、BLB。位线BL、BLB与用于复制一个恒流源电流的cascode电流镜单元连接。每列SRAM单元通过位线BL对应连接一个用于输出累乘结果的运算放大器单元。本发明通过cascode电流镜单元为位线BL、BLB提供稳定电流,通过给位线电流的方式替代给位线电压方式,运算功耗进一步降低;通过运算放大器单元能够产生稳定的输出电压,保证运算速度,稳定输出运算结果,并行度高,实现高速低功耗的乘累加计算。

Patent Agency Ranking