公开(公告)号：CN212676251U

公开(公告)日：2021-03-09

申请号：CN202021617223.X

申请日：2020-08-06

Applicant: 清华大学

Inventor： 陈政宇 ,  周文鹏 ,  曾嵘 ,  余占清 ,  赵彪 ,  刘佳鹏

IPC: H01L23/49 ,  G01R31/26 ,  G01J5/00

Abstract: 本实用新型公开了一种功率半导体器件，包括多个第一电引线、多个第二电引线、第一导电终端、第二导电终端、驱动控制板和第一电极，其中，所述多个第一电引线的一端与功率半导体器件的各个阴极单元连接，另一端延伸出功率半导体器件与第一导电终端连接；所述多个第二电引线的一端与功率半导体器件的门极环连接，另一端与延伸至门极环的第二导电终端连接；所述第一电极与功率半导体器件的阳极连接；所述第一导电终端和第二导电终端还分别与所述驱动控制板连接。通过设置多个第一电引线与多个第二电引线将功率半导体器件的阴极单元和门极环引出，方便用户观测功率半导体器件在小电流等级关断过程下的表面温度分布情况。

公开(公告)号：CN212161818U

公开(公告)日：2020-12-15

申请号：CN202020388279.6

申请日：2020-03-24

Applicant: 清华大学

Inventor： 曾嵘 ,  刘佳鹏 ,  赵彪 ,  陈政宇 ,  余占清 ,  周文鹏 ,  张翔宇

IPC: H01L29/06 ,  H01L29/74 ,  H01L29/739

Abstract: 本实用新型属于电力半导体器件领域，公开了一种用于过压击穿功能的缓冲区变掺杂结构及半导体器件，缓冲区变掺杂结构设置于半导体器件内，当半导体器件承受击穿电压时，通过缓冲区变掺杂结构承受半导体器件产生的电场，使得电场击穿所述缓冲区变掺杂结构。本实用新型采用局部穿通原理实现过压可控击穿，具有温度稳定性好、工艺易实现、击穿电压一致性好、穿通点位置可控的优势。

公开(公告)号：CN210926024U

公开(公告)日：2020-07-03

申请号：CN201921566314.2

申请日：2019-09-19

Applicant: 清华大学

Inventor： 赵彪 ,  刘佳鹏 ,  周文鹏 ,  曾嵘 ,  余占清 ,  陈政宇

IPC: H01L29/74 ,  H01L21/332

Abstract: 本实用新型公开了一种平面结构的GCT芯片，包括引出阳极的P+发射极、与P+发射极贴合的n+缓冲层、与n+缓冲层相贴合的n漂移区，GCT芯片结构还包括：第一P+区域、第二P+区域及n+发射极，第一P+区域与n漂移区相贴合；第二P+区域与第一P+区域相贴合；n+发射极与第二P+区域连接，n+发射极引出阴极，第二P+区域引出门极，阴极与门极具有高度差，高度差的范围为0-10μm。(ESM)同样的发明创造已同日申请发明专利

公开(公告)号：CN208690252U

公开(公告)日：2019-04-02

申请号：CN201821186545.6

申请日：2018-07-25

Applicant: 清华大学

Inventor： 陈政宇 ,  曾嵘 ,  赵彪 ,  余占清 ,  刘佳鹏 ,  周文鹏

IPC: H01L25/07 ,  H01L23/48

Abstract: 一种应用于压接型MOSFET的栅极结构，包括第一铜块，压接型MOSFET，栅极连接件，接收外部栅极控制信号的连接接口，第二铜块，与所述压接型MOSFET栅极接触的棒状金属，用于所述棒状金属与所述栅极连接件连接的弹性结构，所述栅极连接件与所述第二铜块之间的绝缘介质。使用对MOSFET散热路径无阻隔作用的上述栅极结构，能够提升散热能力，同时简化压装结构。(ESM)同样的发明创造已同日申请发明专利

公开(公告)号：CN213782021U

公开(公告)日：2021-07-23

申请号：CN202022977184.0

申请日：2020-12-08

Applicant: 清华大学

Inventor： 曾嵘 ,  任春频 ,  刘佳鹏 ,  周文鹏 ,  陈政宇 ,  赵彪 ,  余占清

IPC: H01L29/06 ,  H01L29/739

Abstract: 本实用新型属于功率半导体器件测试领域，特别涉及一种具有缓冲层结构的半导体器件，包括依次设置的第一掺杂剂区域、第二掺杂剂区域、第三掺杂剂区域，还包括择一或多个组合设置的上掺杂剂区域、下掺杂剂区域、中部掺杂剂区域；所述上掺杂剂区域位于第一掺杂剂区域和第二掺杂剂区域之间；所述下掺杂剂区域位于第二掺杂剂区域和第三掺杂剂区域之间；所述中部掺杂剂区域位于第二掺杂剂区域中间，本实用新型的优点在于，能够实现较小的漏电流，从而提高器件的耐压能力，以及可运行的最高结温，增大器件的通流能力。

公开(公告)号：CN210927590U

公开(公告)日：2020-07-03

申请号：CN201921932614.8

申请日：2019-11-08

Applicant: 清华大学

Inventor： 曾嵘 ,  陈政宇 ,  赵彪 ,  余占清 ,  刘佳鹏 ,  周文鹏 ,  尚杰

IPC: H03K17/567

Abstract: 本实用新型公开了一种功率半导体元件的驱动保护电路，所述驱动保护电路中，开通模块、关断模块、安全单元的一端均连接至所述功率半导体器件的门极，所述开通模块、关断模块、安全单元的另一端均连接至所述功率半导体器件的阴极，所述安全单元在所述驱动保护电路故障时向所述功率半导体元件注入门极电流或提供正向电压，使得所述功率半导体元件处于导通状态，或/和向所述功率半导体元件提供高于反向击穿电压的高压，使得所述功率半导体元件失效并处于短路状态。所述驱动保护电路在功率半导体元件串联系统整体接收到开通命令时，即使有数个元件的驱动保护电路故障，也能保证串联系统整体处于导通状态，提升了串联可靠性。(ESM)同样的发明创造已同日申请发明专利

公开(公告)号：CN210926023U

公开(公告)日：2020-07-03

申请号：CN201921557178.0

申请日：2019-09-19

Applicant: 清华大学

Inventor： 曾嵘 ,  刘佳鹏 ,  周文鹏 ,  赵彪 ,  余占清 ,  陈政宇

IPC: H01L29/06 ,  H01L21/332 ,  H01L29/74

Abstract: 本实用新型属于电力半导体器件领域，公开了一种具有P型漂移区的GCT芯片结构，具有P型漂移区的GCT芯片结构包括引出阳极的P+发射极、与所述P+发射极贴合的n+缓冲层、与所述n+缓冲层相贴合的P型漂移区以及n+发射极，在动态与静态过程中通过所述P型漂移区承受阳极、阴极间的电压差。本实用新型保证在大电流关断的过程中，削减动态雪崩效应的发生，以提供具备大电流关断能力。(ESM)同样的发明创造已同日申请发明专利

公开(公告)号：CN209561412U

公开(公告)日：2019-10-29

申请号：CN201822218487.7

申请日：2018-12-27

Applicant: 清华大学

Inventor： 刘佳鹏 ,  曾嵘 ,  周文鹏 ,  赵彪 ,  余占清 ,  陈政宇

IPC: H01L29/08 ,  H01L29/06 ,  H01L29/74

Abstract: 本实用新型提供一种具有高阻断电压与高电压冲击耐受力的GCT芯片，所述芯片从阴极到阳极依次设有：n+发射极或阴极发射极、p基区、n基区、n+缓冲层、p+发射极或阳极发射极，p基区表面上设有门极，所述芯片具备以下一种或多种优化结构：短路阳极结构、P基区表面局部制作的p+区域、少数载流子寿命为10us以内的芯片体内局部区域。所述GCT芯片使得系统在上电过程中不再需要额外的辅助设备，从而保证了集成门极换流晶闸管器件的正常工作，降低了系统复杂度和成本，提升了其可靠性。(ESM)同样的发明创造已同日申请发明专利

公开(公告)号：CN208923120U

公开(公告)日：2019-05-31

申请号：CN201821185715.9

申请日：2018-07-25

Applicant: 清华大学

Inventor： 陈政宇 ,  曾嵘 ,  赵彪 ,  余占清 ,  刘佳鹏 ,  周文鹏

IPC: H01L25/07 ,  H01L23/48

Abstract: 一种应用于压接型MOSFET的压装结构，包括第一铜块，弹性结构，压接型MOSFET，电路板和第二铜块。其中，多个压接型MOSFET能够形成并联阵列，排布成环形或矩阵型。所述压装结构的结构简单、紧凑，通流能力和散热能力增强，拓宽了适用范围。(ESM)同样的发明创造已同日申请发明专利

公开(公告)号：CN214310847U

公开(公告)日：2021-09-28

申请号：CN202120037788.9

申请日：2021-01-07

Applicant: 清华大学

Inventor： 曾嵘 ,  周文鹏 ,  余占清 ,  赵彪 ,  吴锦鹏 ,  陈政宇

IPC: G01R33/12

Abstract: 本实用新型提供一种用于半导体电流密度反演的磁场测试装置，包括磁场测试组件和压接组件；所述压接组件压接被测半导体芯片；所述磁场测试组件对压接的被测半导体芯片进行磁场强度测定，从而解决现有大功率压接式半导体器件通常为圆饼状或者方形封装的密封结构，受限于这种密封结构，难以探测到内部的电流密度分布情况的问题。