-
公开(公告)号：CN110619247A
公开(公告)日：2019-12-27
申请号：CN201910873663.7
申请日：2019-09-12
申请人： 兆讯恒达微电子技术(北京)有限公司
摘要： 本发明实施例涉及一种提高磁条卡读卡器解码兼容性的方法，其特征在于，所述方法包括：初始化无效信号计数器、解码状态、前比特信号平均能量、解码后磁条数据；获取非标信号上限、信号平均能量平滑因子；获取第一帧前导同步信号、第一帧数据信号；生成起始比特信号能量；生成前比特信号幅度差，重置前比特信号平均能量；提取第二比特数据信号；进行噪声信号判断生成第一信号判断结果；第一信号判断结果为有效信号时生成第二比特信号能量；进行有效信号判断生成第二信号判断结果；第二信号判断结果为有效信号时进行有效信号解码；继续提取第三比特数据信号直至结束比特；当解码状态的值为0时读卡器向上位机发送解码成功状态信息与解码后磁条数据。
-
公开(公告)号：CN110688867A
公开(公告)日：2020-01-14
申请号：CN201910873527.8
申请日：2019-09-12
申请人： 兆讯恒达微电子技术(北京)有限公司
摘要： 本发明实施例涉及一种提高磁条卡读卡器信息同步的方法，其特征在于，所述方法包括：初始化同步信号计数器，获取相似信号计数下限、第一幅值比例；获取第一帧同步前导零数据信号；提取第一、第二信号波形；设置第一信号第一、二、三、四时间点，第一信号正、负幅值时间点；设置第二信号第一、二、三、四时间点，第二信号正、负幅值时间点；进行波形振幅相似比较操作；进行半波形时间相似比较操作；进行第一上下沿波形时间相似比较操作；进行第二上下沿波形时间相似比较操作；读卡器将同步信号计数器的值加1；提取第三信号波形直至最后；在当同步信号计数器的值大于或等于相似信号计数下限的值时向上位机发送同步成功信息。
-
公开(公告)号：CN102882520B
公开(公告)日：2015-09-02
申请号：CN201210372151.0
申请日：2012-09-28
申请人： 兆讯恒达微电子技术(北京)有限公司
IPC分类号： H03L7/18
摘要： 本发明公开了一种基于sigma-delta锁相环的时钟分频装置和方法，该方法为：分频控制器产生分频控制信号，分别控制分频因子产生器中的两个并联sigma-delta调制器产生相应的小数分频因子，并与分频控制器产生的整数分频因子相加，来改变锁相环中多模分频器的分频比，实现对参考时钟的任意数分频，锁相环输出频率为参考时钟与该分频比相乘的积。其消除由于切换整数造成的较大时钟抖动，避免sigma-delta调制器输出的大范围变化，加速锁相环输出频率的锁定，从而提升锁相环输出时钟信号的性能。
-
公开(公告)号：CN102969553A
公开(公告)日：2013-03-13
申请号：CN201210515048.7
申请日：2012-12-04
申请人： 兆讯恒达微电子技术(北京)有限公司
IPC分类号： H01P5/10
摘要： 本发明提供了一种巴伦器。其第一电容元件连接第一端及第六端，第一电感元件连接第一端及第五端，第二电感元件连接第二端及第四端，第二电容元件连接第二端及第五端，第三电容元件连接第三端及第五端。第一端、第二端及第三端均为输入输出端，第一端与第二端同时作为输入端或输出端，第四端为直流稳压源输入端，第五端为线路连接端，第六端为接地端。相对传统的巴伦器，具有更为精简的拓扑结构，大大降低射频装置的成本，而性能与传统巴伦器一样。
-
公开(公告)号：CN110647776A
公开(公告)日：2020-01-03
申请号：CN201910870231.0
申请日：2019-09-12
申请人： 兆讯恒达微电子技术(北京)有限公司
IPC分类号： G06K7/10
摘要： 本发明实施例涉及一种提高磁条卡解码的方法，其特征在于，所述方法包括：获取磁条数据的数据时间电平信号；根据数据时间电平信号，按电平相位变化进行相位变化点提取生成相位点时间序列；根据相位点时间序列，对相位点时间序列中相邻相位点时间进行时间间距计算生成数据时间段序列；根据数据时间段序列，对数据时间序列的全部数据时间段做平均计算处理，生成判定门限时间；根据数据时间段序列、判定门限时间，对数据时间段序列进行比特时间解码，生成第一解码数据序列；根据第一解码数据序列，对第一解码数据序列进行比特修正解码，生成第二解码数据序列；将第二解码数据序列作为最后解码数据向上位机发送。
-
公开(公告)号：CN102882520A
公开(公告)日：2013-01-16
申请号：CN201210372151.0
申请日：2012-09-28
申请人： 兆讯恒达微电子技术(北京)有限公司
IPC分类号： H03L7/18
摘要： 本发明公开了一种基于sigma-delta锁相环的时钟分频装置和方法，该方法为：分频控制器产生分频控制信号，分别控制分频因子产生器中的两个并联sigma-delta调制器产生相应的小数分频因子，并与分频控制器产生的整数分频因子相加，来改变锁相环中多模分频器的分频比，实现对参考时钟的任意数分频，锁相环输出频率为参考时钟与该分频比相乘的积。其消除由于切换整数造成的较大时钟抖动，避免sigma-delta调制器输出的大范围变化，加速锁相环输出频率的锁定，从而提升锁相环输出时钟信号的性能。
-
公开(公告)号：CN110688864A
公开(公告)日：2020-01-14
申请号：CN201910870215.1
申请日：2019-09-12
申请人： 兆讯恒达微电子技术(北京)有限公司
IPC分类号： G06K7/08
摘要： 本发明实施例涉及一种磁条卡读卡器差分解码方法，其特征在于，所述方法包括：获取磁条数据的数字电平信号；根据数字电平信号按时间顺序以前后相邻两次持续电平信号反转的时间点为起始和结束时间做电平信号持续时间提取操作生成信号时间序列；对信号时间序列进行信号时间均值计算生成均值信号时间；对信号时间序列中相邻的信号时间进行差分计算生成差分时间序列；根据差分时间序列进行差分门限参数计算操作生成差分时间负门限、差分时间正门限；根据差分时间负门限、差分时间正门限、均值信号时间、信号时间序列，利用差分时间序列进行信号解码操作，生成第一编码序列；根据第一编码序列，对第一编码序列进行半1比特融合处理，生成第二编码序列。
-
公开(公告)号：CN110633588A
公开(公告)日：2019-12-31
申请号：CN201910873771.4
申请日：2019-09-12
申请人： 兆讯恒达微电子技术(北京)有限公司
IPC分类号： G06K7/00
摘要： 本发明实施例涉及一种磁条卡读卡器的噪声识别方法，其特征在于，所述方法包括：获取磁条数据的第一帧数据信号；初始化噪声信号计数器，获取噪声信号计数上限、噪声时差下限、噪声幅差下限；提取第一信号波形、第一相邻信号波形；根据噪声时差下限对第一信号波形进行波形时间检查操作生成第一噪声检查结果；波形时间检查成功之后根据噪声幅差下限对第一信号波形进行波形幅差检查操作生成第二噪声检查结果；波形幅差检查成功之后对第一信号波形进行信号解码操作；继续提取第二信号、相邻信号波形直至最后。当波形时间或波形幅差检查失败，将噪声信号计数器加1并对第一信号波形做噪声标记；当噪声信号计数器大于噪声信号计数上限时退出信号解析。
-
公开(公告)号：CN102969553B
公开(公告)日：2015-03-04
申请号：CN201210515048.7
申请日：2012-12-04
申请人： 兆讯恒达微电子技术(北京)有限公司
IPC分类号： H01P5/10
摘要： 本发明提供了一种巴伦器。其第一电容元件连接第一端及第六端，第一电感元件连接第一端及第五端，第二电感元件连接第二端及第四端，第二电容元件连接第二端及第五端，第三电容元件连接第三端及第五端。第一端、第二端及第三端均为输入输出端，第一端与第二端同时作为输入端或输出端，第四端为直流稳压源输入端，第五端为线路连接端，第六端为接地端。相对传统的巴伦器，具有更为精简的拓扑结构，大大降低射频装置的成本，而性能与传统巴伦器一样。
-
公开(公告)号：CN110659528A
公开(公告)日：2020-01-07
申请号：CN201910870178.4
申请日：2019-09-12
申请人： 兆讯恒达微电子技术(北京)有限公司
摘要： 本发明实施例涉及一种磁条卡读卡器抗干扰的解码方法，其特征在于，所述方法包括：初始化无效信号、解码状态、前比特信号时间的值、解码后磁条数据；获取非标信号上限；获取第一帧前导同步信号、第一帧数据信号；生成平均比特信号时间、前比特信号时间、第二比特信号时间；进行噪声信号判断操作生成第一信号判断结果；第一信号判断结果为有效信号时，进行有效信号判断操作生成第二信号判断结果；第二信号判断结果为有效信号时进行有效信号解码操作；继续提取第三比特直至结束比特数据信号；在当解码状态的值为0时，读卡器向上位机发送解码成功状态信息与解码后磁条数据。本发明方法对干扰信号进行识别、标记，设置非标信号上限提高解码抗扰能力。
-
-
-
-
-
-
-
-
-
搜索结果
10 条记录 (耗时 0.035 秒)
