MAC管理信息库的信息统计方法、装置、介质及电子设备

    公开(公告)号:CN118890325A

    公开(公告)日:2024-11-01

    申请号:CN202410908050.3

    申请日:2024-07-08

    发明人: 荣利萍 程杰杰

    摘要: 本申请提供一种MAC管理信息库的信息统计方法、装置、介质及电子设备。所述信息统计方法包括:获取目标端口报文和目标端口号;基于所述目标端口报文的长度、预设报文类型和预设报文长度分段,将所述目标端口报文的第一统计信息、第二统计信息和第三统计信息分别存储在第一内存、第二内存和与所述目标端口相关联的第一寄存器中;对所述第一内存的地址、所述第二内存的地址、所述目标端口号、所述预设报文类型和所述预设报文长度分段进行处理,以获取所述第一统计信息的地址和所述第二统计信息的地址;基于第一统计信息的地址和第二统计信息的地址,获取第一统计信息、第二统计信息。所述信息统计方法能够降低在芯片设计中占用的面积,从而节省资源。

    时钟检测电路、检测方法、芯片及通信系统

    公开(公告)号:CN118118010B

    公开(公告)日:2024-10-15

    申请号:CN202410236899.0

    申请日:2024-03-01

    发明人: 阮召崧 吴磊

    IPC分类号: H03K21/40 H03K21/00 H03K5/24

    摘要: 本申请提供一种时钟检测电路、检测方法、芯片及通信系统,所述电路包括:触发器单元,包括第一触发器和第二触发器;被检测时钟输入至所述第一触发器;同步单元,输出所述第一触发器的同步信号;反相单元,输出与所述同步信号对应的反相信号,所述反相信号由所述第二触发器接收后输出中间检测信号;复位同步单元,将所述第二触发器输出的中间检测信号复位之后传输至所述第一触发器的复位输入端;时钟检测单元,对所述第二触发器输出的中间检测信号检测之后输出时钟检测信号。本申请通过纯数字电路搭建,提供了一种时钟检测电路,节省了电路资源。

    全双工通信电路、芯片、电子设备及通信系统

    公开(公告)号:CN117335947B

    公开(公告)日:2024-04-02

    申请号:CN202311269398.4

    申请日:2023-09-28

    发明人: 李英轩

    IPC分类号: H04L5/14 H04Q1/30

    摘要: 本申请提供全双工通信电路、芯片、电子设备及通信系统。全双工通信电路包括电流信号生成模块、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、发送运算放大器和接收运算放大器,其中:电流信号生成模块用于生成一电流信号;第一电阻的第一端与电流信号生成模块的输出端以及第三电阻的第一端相连,第一电阻的第二端与发送运算放大器的输入端以及第二电阻的第一端相连;第二电阻的第二端与发送运算放大器的输出端以及第四电阻的第一端相连;第三电阻的第二端与第四电阻的第二端、第五电阻的第一端以及接收运算放大器的输入端相连;第五电阻的第二端与接收运算放大器的输出端相连。该全双工通信电路能够消除回波干扰。

    报文处理方法、系统、存储介质及电子设备

    公开(公告)号:CN116366292B

    公开(公告)日:2024-03-29

    申请号:CN202310166330.7

    申请日:2023-02-24

    发明人: 阮召崧

    IPC分类号: H04L9/40 H04W12/08

    摘要: 本申请提供一种报文处理方法、系统、存储介质及电子设备。所述报文处理方法包括:接收报文并获取所述报文的查找密钥;利用哈希函数对所述查找密钥进行处理以获取哈希索引;根据所述查找密钥和所述哈希索引对第一访问控制列表、第二访问控制列表和第三访问控制列表进行匹配以获取目标操作,其中,所述第一访问控制列表和所述第二访问控制列表为哈希表,所述第三访问控制列表为三态内容寻址存储器表;对所述报文执行所述目标操作。所述报文处理方法有利于减小硬件开销。

    以太网报文解析方法、系统、介质及交换机芯片

    公开(公告)号:CN116866456A

    公开(公告)日:2023-10-10

    申请号:CN202311031927.7

    申请日:2023-08-16

    发明人: 阮召崧

    摘要: 本申请提供一种以太网报文解析方法、系统、介质及交换机芯片;所述以太网报文解析方法包括:获取以太网报文;检查所述以太网报文的正确性,获取正确的目标以太网报文;解析所述目标以太网报文;本申请提供了一种灵活的以太网报文解析方法,能够实现对以太网报文的灵活解析处理,降低了由于以太网报文解析不够灵活,导致的交换机芯片设计复杂度高的问题。

    通用验证平台、通用验证方法、介质及电子设备

    公开(公告)号:CN116719729A

    公开(公告)日:2023-09-08

    申请号:CN202310691665.0

    申请日:2023-06-12

    IPC分类号: G06F11/36

    摘要: 本申请提供一种通用验证平台、通用验证方法、介质及电子设备。所述通用验证平台包括:目录层级结构,所述目录层级结构包括:三种验证级别下的环境目录层级结构,分别为:芯片级验证环境的目录层级结构、子系统级验证环境的目录层级结构和模块级验证环境的目录层级结构;与验证级别对应的验证环境文件,所述验证环境文件包括:数字顶层文件、通用功能组件、总线功能模型、计分板和验证库,所述数字顶层包括一级数字顶层和二级数字顶层;核心控制脚本,所述核心控制脚本用于控制仿真的开始和结束、运行不同的仿真模式、仿真流程组织、工具选项组织以及工具的配置。所述通用验证平台能够避免因验证平台不同,而造成芯片验证的整体效率低的问题。

    多队列调度方法和系统、电路及芯片

    公开(公告)号:CN116346739A

    公开(公告)日:2023-06-27

    申请号:CN202310337600.6

    申请日:2023-03-31

    摘要: 本申请提供一种多队列调度方法和系统、电路及芯片,包括以下步骤:设置最小调度字节数和配置日历表;顺序查询所述日历表中的队列端口和所述队列端口的使能位;针对每次顺序查询结果,基于所述使能位判断当前选中的队列端口是否无效;或判断当前选中的队列端口与上次轮询的队列端口是否一致;若是,则启动环形轮询调度器;将所述环形轮询调度器轮询的队列作为最终调度结果,或将当前日历表选中的队列作为最终调度结果。本申请通过结合日历表和环形轮询调度算法实现了多队列调度,有效解决了在以太网芯片设计中,利用多队列调度实现带宽分配时,队列越多占用资源越大或者占用资源少但是灵活性降低的技术问题;日历表和调度器的配置更灵活。

    通用流比对方法、验证平台、存储介质及电子设备

    公开(公告)号:CN115988105A

    公开(公告)日:2023-04-18

    申请号:CN202211363921.5

    申请日:2022-11-02

    发明人: 陈永龙

    摘要: 本申请提供一种通用流比对方法、验证平台、存储介质及电子设备,所述方法包括:获取报文,解析报文中的字段信息,所述字段信息包括当前报文匹配条目;将所述当前报文匹配条目与预存的报文匹配条目进行匹配,生成匹配结果;响应于所述匹配结果为存在至少一条预存的报文匹配条目匹配成功,根据所述报文信息,执行已匹配成功的报文匹配条目的场景类型,生成结果报文;所述场景类型包括:报文是否丢弃、报文转发至指定端口、报文是否修改以及报文是否拷贝;响应于收到出口报文,将所述出口报文与所述结果报文进行比对。本发明可以实现报文各种场景下的比对,大大节省了验证工程师的时间和精力。同时,也能适用于随机场景,保证了验证的完备性。

    校准方法、模数转换器电路、介质及设备

    公开(公告)号:CN115632657A

    公开(公告)日:2023-01-20

    申请号:CN202211378448.8

    申请日:2022-11-04

    发明人: 何琦

    IPC分类号: H03M1/10 H03M1/12

    摘要: 本申请提供一种校准方法、模数转换器电路、介质及设备。所述校准方法用于对时间交织结构模数转换器通道间的时钟相位误差进行校准,包括:将校准信号输入所述模数转换器,所述校准信号与所述模数转换器的时钟信号具有相同频率;对所述模数转换器各通道的输出数字码进行误差校准;利用第一通道的输出数字码对所述第一通道的采样时钟进行时间校准;在所述第一通道的采样时钟校准完成后,利用所述第一通道的输出数字码和第二通道的输出数字码对所述第二通道的采样时钟进行时间校准。所述校准方法具有收敛速度快、校准时间短等优点。

    PMOS开关电路、芯片及电子设备
    10.
    发明公开

    公开(公告)号:CN115001463A

    公开(公告)日:2022-09-02

    申请号:CN202210593791.8

    申请日:2022-05-27

    发明人: 李英轩

    IPC分类号: H03K17/06 H03K17/687

    摘要: 本发明提供一种PMOS开关电路、芯片及电子设备。所述PMOS开关电路包括开关PMOS管以及N阱体端连接电路,所述开关PMOS管包括第一连接端、第二连接端、控制端和N阱体端;当所述第一连接端的电压高于所述第二连接端的电压时,所述N阱体端连接电路自动将所述N阱体端与所述第一连接端相电连接;当所述第一连接端的电压低于所述第二连接端的电压时,所述N阱体端连接电路自动将所述N阱体端与所述第二连接端相电连接。所述PMOS开关电路具有良好的开关性能。