-
公开(公告)号：CN116388740B
公开(公告)日：2025-03-07
申请号：CN202310348724.4
申请日：2023-04-03
Applicant: 烽火通信科技股份有限公司
Abstract: 本发明涉及数字信号处理技术领域，提供了一种对比特流进行数字上采样与脉冲整形的方法和装置，其中所述方法包括：预先列举所有可能的k位模拟比特序列，每列举一个模拟比特序列，计算该模拟比特序列对应整形后的多个幅度值；将该模拟比特序列所对应的多个幅度值按照预设顺序存储至查找表的对应表地址中；在对外部串行输入的实际比特流进行整形时，使用采样滑窗k，读取实际比特流在每个时钟周期的实际比特序列；根据各实际比特序列，在查找表中查找得到对应的多个幅度值；根据所述多个幅度值，生成实际比特流所对应的整形后波形。本发明降低了其对时钟频率的需求，从而解决了传统的数字上采样与脉冲整形占用资源大、成本高和功耗高的问题。
-
公开(公告)号：CN119543932A
公开(公告)日：2025-02-28
申请号：CN202411637465.8
申请日：2024-11-15
Applicant: 上海磐启微电子有限公司
Abstract: 本发明提供一种锁相环电路、锁定检测电路和方法，检测锁相环电路中输入鉴频鉴相器的参考时钟信号和反馈时钟信号之间的相位差是否小于预定时间窗，检测锁相环电路中的控制电压是否在预定电压范围内，当相位差小于预定阈值且控制电压在预定电压范围之内时，在参考时钟信号上升沿来临时进行计数值加1操作，且在计数值大于设定值时输出第二标志位表示相位环锁定，当相位差不小于预定阈值和/或控制电压不在预定电压范围内时，计数值清零输出第一标志位表示相位环失锁。简洁明了易操作，可以和状态机联合工作，避免由于温度、电压变化导致的环路失锁问题。
-
公开(公告)号：CN119543890A
公开(公告)日：2025-02-28
申请号：CN202411580142.X
申请日：2024-11-07
Applicant: 无锡英迪芯微电子科技股份有限公司
Abstract: 本发明公开了一种振荡电路。振荡电路包括充放电模块、储能模块、自归零比较模块和输出模块；自归零比较模块包括存储单元和输出单元；充放电模块与储能模块连接，充放电模块用于根据电源电压对储能模块进行充放电，以使储能模块输出三角波信号；存储单元接入第一阈值电压、第二阈值电压和输出单元的失调电压，输出单元用于在反馈电压为第二电平时，基于三角波信号与第一阈值电压的比较结果输出比较信号，在反馈电压为第一电平时，基于三角波信号与第二阈值电压的比较结果输出比较信号；输出模块与自归零比较模块连接，输出模块接入反馈电压，输出模块用于根据比较信号和反馈电压输出振荡信号。本发明的技术方案提升了振荡电路的可靠性和稳定性。
-
公开(公告)号：CN119519674A
公开(公告)日：2025-02-25
申请号：CN202411466437.4
申请日：2024-10-21
Applicant: 新存微科技(北京)有限责任公司 , 新存科技(武汉)有限责任公司
Abstract: 本申请公开了一种比较电路、阻值校准系统及存储器，该比较电路包括比较器和补偿模块，补偿模块与比较器连接，通过比较器连接补偿模块，可以根据补偿模块接入的差模电压的极性校正比较器的输入失调电压，从而减少了输入失调电压对精度的不良影响，这提高了比较器的精度。
-
公开(公告)号：CN117223219B
公开(公告)日：2025-02-25
申请号：CN202280031772.4
申请日：2022-04-28
Applicant: 高通股份有限公司
IPC: H03K5/24 , G01R31/28 , H03K19/0185
Abstract: 一方面，本公开涉及一种装置(100)，包括：一个或多个接收器(115‑1至115‑N)的组；第一副本电路(155)，为一个或多个接收器的组中的一者的至少一部分的实质副本；第一控制电路(140)，其生成选择性地耦合到第一副本电路的输入的输出信号(Vsas)；第二副本电路(160)，其为一个或多个接收器的组中的一者的至少一部分的实质副本；比较器(170)，其包括耦合到第一副本电路的第一输出(VI)的第一输入，耦合到第二副本电路的第二输出(V2)的第二输入，以及输出；以及第二控制电路(180)，包括耦合到比较器的输出(Vcomp)的输入，以及耦合到第一副本电路(155)并且(Aging CSB)耦合到一个或多个接收器的组的输出(Aging CS)。
-
Patent Agency Ranking
公开(公告)号：CN111371437B
公开(公告)日：2025-02-21
申请号：CN201811608068.2
申请日：2018-12-26
Applicant: 恩智浦美国有限公司
Abstract: 锁存比较器包括预放大器电路和锁存器电路。预放大器电路对差分输入信号对执行放大，并产生经预放大的差分信号对。锁存器电路接收经预放大的差分信号对，比较经预放大的差分信号对，以及产生经锁存的比较信号对。锁存器电路包括锁存器和开关电路。锁存器的第一和第二输入端接收经预放大的差分信号对。开关电路包括耦接在锁存器的第一和第二输入端中的一个的开关。开关接收经锁存的比较信号对中的一者以作为控制信号，以及响应于经锁存的比较信号对中的该者而切换。
-
公开(公告)号：CN119440204A
公开(公告)日：2025-02-14
申请号：CN202411224247.1
申请日：2024-09-02
Applicant: 歌尔微电子股份有限公司
Inventor： 赵成强
Abstract: 本发明公开了一种上电复位电路和芯片，该上电复位电路包括电压检测模块、比较器和延时模块，所述电压检测模块被设置为根据所述上电复位电路的电源端的电源电压输出第一电压和第二电压，在所述电源电压小于电压阈值的情况下，所述第一电压小于第二电压，在所述电源电压大于所述电压阈值的情况下，所述第一电压大于所述第二电压；所述比较器被设置为比较所述第一电压和所述第二电压，根据比较结果输出第一信号；所述延时模块被设置为对所述第一信号进行延时处理，得到复位信号。
-
公开(公告)号：CN114696802B
公开(公告)日：2025-02-11
申请号：CN202011573639.0
申请日：2020-12-25
Applicant: 上海贝岭股份有限公司
Inventor： 李婧
IPC: H03K5/24
Abstract: 本发明公开了一种比较器电路及包含其的芯片，比较器电路包括：放大电路和比较电路；放大电路包括第一输入对管、第二输入对管、第三输入对管、第四输入对管、第一放大子电路和第二放大子电路；第一输入对管、第二输入对管、第三输入对管和第四输入对管均包括栅极互相连接的一PMOS管和一NMOS管；第一输入对管和第四输入对管中NMOS管的栅极连接第一输入电压，第二输入对管和第三输入对管中NMOS管的栅极连接第二输入电压，第一放大子电路输出第一放大电压；第二放大子电路输出第二放大电压；比较电路输出比较结果。本发明通过设置输入对管，保证了无论输入电压值为多少都可以导通，提高了比较器电路的输入电压范围。
-
公开(公告)号：CN112865763B
公开(公告)日：2025-02-07
申请号：CN201911188793.3
申请日：2019-11-28
Applicant: 长鑫存储技术有限公司
Inventor： 季汝敏
IPC: H03K5/24
Abstract: 本发明涉及一种比较器，包括：第一级运放电路、第二级运放电路、偏置电路及钳位电路；第一级运放电路包括两个电压输入端及一个电压输出端；第二级运放电路与偏置电路及第一级运放电路的电压输出端相连接；钳位电路与第一级运放电路的电压输出端相连接。上述比较器中通过增设钳位电路，可以将第一级运放电路的电压输出端的最高电压钳位至预设电压，在比较器工作过程中第一级运放电路的电压输出端的电压变化幅度较小，可以减小第一级运放电路的电压输出端的放电延时，从而提高比较器的翻转速度。
-
公开(公告)号：CN118944643B
公开(公告)日：2025-01-24
申请号：CN202411426208.X
申请日：2024-10-14
Applicant: 常州是为电子有限公司
Abstract: 本发明涉及一种CP发波控制电路，包括比较器，比较器的两个输入端分别接收控制电压与基准电压，当控制电压高于基准电压，则比较器输出高电平，当控制电压低于基准电压，则比较器输出低电平，比较器的高电平输出侧设有高电平电压上拉电路；高电平电压上拉电路包括PNP三极管，PNP三极管的发射极连接高电平输入端，PNP三极管的集电极连接比较器的输出端，PNP三极管的基极经过电阻连接到MOS管的漏极。本发明的一种CP发波控制电路当比较器的输出端对外部电路有很高的输入阻抗，比较器的输出被拉低至逻辑低电平，此时几乎不消耗电流，对外部电路不产生影响，而且通过比较器与推挽电路组合，加强CP信号带载能力，在CP信号接收时对信号不产生额外的影响。
-
-
-
-
-
-
-
-
-
Search Results
1691
records
(took 0.017 seconds)
