一种PLC编程组态扩展C语言功能的方法及装置

    公开(公告)号:CN118778536A

    公开(公告)日:2024-10-15

    申请号:CN202410150287.X

    申请日:2024-02-02

    IPC分类号: G05B19/05

    摘要: 本发明涉及工业自动化控制技术领域,公开了一种PLC编程组态扩展C语言功能的方法及装置,所述方法包括C语言函数的编程与编译方法、在I EC61131‑3程序中调用C语言函数方法、在PLC运行时中运行C语言功能的方法,所述装置包括PLC程序编程上位机软件、PLC设备主控制器模块。扩展了C用户编程语言,其导出为符合I EC61131‑3规范的函数接口,不改变现有的编程习惯,可被现有符合规范的PLC编程组态语言直接调用与调试,与现有标准PLC函数外特性一致,实用性与通用性较高;直接采用PLC运行时的交叉编译工具链编译用户C语言函数,可较为便捷的调用变量访问、网络编程、文件操作、外设访问等接口。

    一种FBD语言在PLC编程中导出导入的方法及装置

    公开(公告)号:CN117453200A

    公开(公告)日:2024-01-26

    申请号:CN202311387476.0

    申请日:2023-10-25

    摘要: 本发明涉及工业控制自动化技术领域,公开了一种FBD语言在PLC编程中导出导入的方法及装置,FBD语言包括头部变量和体部图形逻辑,头部变量声明定义和引用了相关的变量,体部图形逻辑包括若干独立网络,独立网络包括若干功能块图元,功能块通过引脚进行连接;导出功能是读取FBD语言POU文件,将图形化内容输出到符合I EC61131‑10标准的XML文件中;导入功能是读取符合I EC61131‑10标准的XML文件,分析并将其转化为FBD语言图元对象信息,生成FBD语言POU文件,该方法基于PLC开放XML交换格式国际标准实现了FBD语言POU文件到XML文件的转换。

    基于FPGA实现优化TSN帧抢占IP核的系统及方法

    公开(公告)号:CN117176660A

    公开(公告)日:2023-12-05

    申请号:CN202311129866.8

    申请日:2023-09-04

    摘要: 本发明公开一种基于FPGA实现优化TSN帧抢占IP核的系统包括:信用流量整形IP核,用于接收流量数据并基于流量数据的优先级将流量数据放入不同优先级的队列中;帧抢占调度模块,接收信用流量整形IP核发送的流量数据并向信用流量整形IP核发送调度策略切换反馈信号,可在帧抢占条件不满足的情况下,通过CBS算法为每个流量传输队列设置固定的信用值参数从而降低由长度较长的标准以太网帧或超大可抢占帧引起的高速帧延迟的问题,以及高速帧与可抢占帧的共网传输。本发明基于FPGA实现帧抢占MAC合并子层的逻辑功能,在硬件电路上实现稳定可靠的数据传输。在满足帧抢占条件时,可正常执行帧抢占流量调度功能,进而达到帧抢占功能与信用值流量整形功能的灵活切换。

    一种FlexRay总线与BLVDS总线之间数据交互的装置

    公开(公告)号:CN114422294B

    公开(公告)日:2023-12-01

    申请号:CN202210172069.7

    申请日:2022-02-24

    IPC分类号: H04L12/40 H04L69/08

    摘要: 本发明公开了一种FlexRay总线与BLVDS总线之间数据交互的装置,针对现有的FlexRay总线与BLVDS总线之间数据不能互联交互的问题,通过FlexRay接口电路连接FlexRay总线,接收FlexRay总线数据并传输至主控处理电路;主控处理电路中的第一数据处理电路将FlexRay总线数据处理成BLVDS数据并传输至BLVDS接口电路;BLVDS接口电路连接BLVDS总线,将BLVDS数据传输至BLVDS总线,实现FlexRay总线至BLVDS总线的数据传输;当数据从BLVDS总线向FlexRay总线传送时,主控处理电路中的第二数据处理电路接收BLVDS接口电路传输的BLVDS总线数据,将BLVDS总线数据处理成FlexRay协议数据并传输至FlexRay接口电路,进而发送至FlexRay总线,实现BLVDS总线至FlexRay总线的数据传输,达到

    模拟量采集电路、方法、设备及存储介质

    公开(公告)号:CN116846395A

    公开(公告)日:2023-10-03

    申请号:CN202310755124.X

    申请日:2023-06-25

    IPC分类号: H03M1/12 H03M1/10

    摘要: 本发明提供了一种模拟量采集电路、方法、设备及存储介质,其中模拟量采集电路包括调理子电路、切换子电路、转化子电路、隔离子电路以及异构冗余子电路。通过本申请提供的技术方案,能够实现多模拟信号类型的采集、模数转换、诊断、冗余控制,通过主控系统的全局控制使得该种模拟量采集电路能够实现4~20mA的电流数据以及0~10V的电压数据对应的模拟信号采集,并能够自主通过与基准参考电压的对比校验采集通道是否存在精度偏差或故障;通过异构冗余控制系统的搭建将主控系统和热备份系统实时相互监控对方运行状态和主备切换,提升了采集系统的可靠性和适用性,具有可推广价值。

    一种具备自诊断功能的双向数字量输入装置及其检测方法

    公开(公告)号:CN116360383A

    公开(公告)日:2023-06-30

    申请号:CN202211632229.8

    申请日:2022-12-19

    IPC分类号: G05B23/02

    摘要: 本发明公开了一种具备自诊断功能的双向数字量输入装置,包括:开关量输入电路和开关量诊断电路,开关量诊断电路包括整流桥、激励控制单元、分压限流单元、功率放大电路、第一隔离单元和第二隔离单元,整流桥、激励控制单元、分压限流单元、功率放大电路、第一隔离单元和第二隔离单元连接,用于通过控制开关实现内外部激励的切入与屏蔽;开关量输入电路包括一电阻和一开关,开关的两端分别与电阻的两端连接并接入开关量诊断电路;且电路还包括第一输入触点、第二输入触点、第三输入触点、至少一个开关量信号输入通道、至少一个断线检测通道;解决了现有数字量输入电路检测电路复杂,覆盖面小的缺点;实现了自动化控制领域国产自主可控的要求。

    一种基于BLVDS总线的固件升级系统及方法

    公开(公告)号:CN116107608A

    公开(公告)日:2023-05-12

    申请号:CN202310045810.8

    申请日:2023-01-30

    IPC分类号: G06F8/65 G06F8/71

    摘要: 本发明公开了一种基于BLVDS总线的固件升级系统及方法,包括:主控模块和IO拓展模块,主控模块与IO拓展模块通过BLVDS总线通信连接,用于根据预定义的固件升级程序的报文协议获取对应的固件执行命令以及固件升级程序;通过远程升级接口从上位机获取密文的固件升级程序,对密文的固件升级程序进行解密,将解密后的固件升级程序根据远程固件升级报文的命令以及BLVDS总线协议进行打包封装输出BLVDS固件升级报文;识别固件执行命令并提取固件升级程序,将固件执行命令以及固件升级程序转换成烧写FLASH对应的寄存器指令或数据操作指令,转换成FLASH接口对应的时序传输至烧写FLASH,通过自定义协议,无需额外的加密算法,在保证高效升级的同时,也保证了整个系统的固件安全。

    一种基于OPCUA嵌入式服务器的PLC控制系统及控制方法

    公开(公告)号:CN115755741A

    公开(公告)日:2023-03-07

    申请号:CN202211155128.6

    申请日:2022-09-22

    摘要: 本发明公开了一种基于OPC UA嵌入式服务器的PLC控制系统,包括:内置OPCUA嵌入式服务器和DDR3内存芯片的龙芯2k1000处理器,所述DDR3内存芯片用于存储龙芯2k1000处理器获取的多种多元异构设备数据,所述DDR3内存芯片与所述OPCUA嵌入式服务器进行数据交互实现信息映射,OPCUA客户端调用已定义的方法通过以太网访问所述OPCUA嵌入式服务器地址空间中的数据。通过在龙芯2k1000处理器内置OPCUA嵌入式服务器和DDR3内存芯片,实现对数据的高效集成并存储于DDR3内存芯片中,基于PC端的OPCUA客户端通过以太网方式访问OPCUA嵌入式服务器,即可实现对地址空间中数据的读取,从而实现管理系统对多元异构设备大量数据的集成和统一分析处理,实现信息高效集成、存储和读写。

    一种多级时钟同步网络自适应主时钟竞争方法和系统

    公开(公告)号:CN111431652B

    公开(公告)日:2023-01-13

    申请号:CN202010215977.0

    申请日:2020-03-24

    IPC分类号: H04J3/06

    摘要: 本发明提供了一种多级时钟同步网络自适应主时钟竞争方法和系统,该方法包括:第一中间设备按照一定频率检测其与第二中间设备的连接是否断开:如果连接断开,则第一中间设备在其所在的子网络内发送主时钟竞争报文,其中,主时钟竞争报文携带第一中间设备的逻辑地址;第一中间设备判断在一定时间间隔内是否收到其他设备发送的主时钟竞争报文:若未收到其他设备发送的主时钟竞争报文,则将自身置为其所在的子网络的主时钟设备。本发明可满足复杂拓扑结构和可变拓扑结构的主时钟确定需求,提高了多级时钟同步网络的实用性、稳定性和可靠性。