用于通过较少位来表示处理器上下文的方法和装置

    公开(公告)号:CN104636203B

    公开(公告)日:2018-05-04

    申请号:CN201410641566.2

    申请日:2014-11-13

    申请人: 凯为公司

    CPC分类号: G06F15/76 G06F9/461

    摘要: 本发明的各实施方式总体上涉及用于通过较少位来表示处理器上下文的方法和装置。具体地,根据至少一个示例实施方式,一种方法和对应处理器器件包括维护将未压缩的进程上下文标识符映射到对应压缩的标识符的翻译表,所述未压缩的进程上下文标识符和所述对应压缩的标识符与地址空间或对应计算机进程相关联。所述压缩的标识符被用于探测或访问执行与计算机进程相关联的操作时所述处理器器件的一个或多个结构。

    使用原子序列支持宽操作的方法和装置

    公开(公告)号:CN104516686B

    公开(公告)日:2018-03-23

    申请号:CN201410521310.8

    申请日:2014-09-30

    申请人: 凯为公司

    IPC分类号: G06F3/06 G06F12/02

    摘要: 本发明的实施例涉及使用原子序列支持宽操作的方法和装置。通过扩充被设计为启动原子序列的加载操作并且扩充典型地终止原子序列的条件存储操作来达成宽原子序列的实现。扩充的加载操作被设计为除了启动原子序列之外还分配内存缓冲区。条件存储操作被扩充以对于存储在其中的任何数据检查所分配的内存缓冲区。如果在内存缓冲区中检测到一个或多个数据字,则条件存储操作将所检测到的数据字(多个)和被提供作为操作数的另一个字存储在内存位置的串接中。所达成的宽原子序列使得硬件系统能够支持宽内存操作和通常的宽操作。

    分布式延迟锁定环路
    4.
    发明授权

    公开(公告)号:CN104426539B

    公开(公告)日:2018-01-23

    申请号:CN201410438613.3

    申请日:2014-08-29

    申请人: 凯为公司

    IPC分类号: H03L7/085

    CPC分类号: G06F1/10 H03L7/0812

    摘要: 在一个实施例中,一个时钟分布电路包括一个全局延迟锁定环路(DLL),该全局延迟锁定环路被配置成用于接收一个全局时钟输入信号(RCLK)、一个超前/滞后输入信号以及输出一个时钟信号。该电路包括多个时钟分布模块,每个时钟分布模块被配置成用于接收该全局DLL的输出、一个超前/滞后信号以及输出一个叶节点时钟信号,每个时钟分布模块进一步包括一个局部DLL。该全局DLL进一步被配置成用于基于其超前/滞后输入信号将这些叶节点时钟信号中的一个与一个参考时钟对准。每个时钟分布模块进一步被配置成用于基于其超前/滞后信号将其叶节点时钟信号与一个参考时钟对准。

    用于动态虚拟片上系统的方法和装置

    公开(公告)号:CN107436808A

    公开(公告)日:2017-12-05

    申请号:CN201710266560.5

    申请日:2017-04-21

    申请人: 凯为公司

    IPC分类号: G06F9/50

    CPC分类号: G06F9/5077 G06F9/45533

    摘要: 一种处理器设备,包括多个虚拟片上系统,多个虚拟片上系统被配置为根据多个虚拟片上系统和多个资源之间的资源对准来使用多个资源中的资源。处理器设备还可以包括被配置为响应于至少一个事件来动态地修改资源对准的资源对准单元。动态地修改资源对准可以防止否则由至少一个事件实现的吞吐量的损失。

    用于使用多个链接的存储器列表的方法及装置

    公开(公告)号:CN106209679A

    公开(公告)日:2016-12-07

    申请号:CN201510290966.8

    申请日:2015-05-29

    申请人: 凯为公司

    IPC分类号: H04L12/863 H04L12/861

    摘要: 一种用于将去往存储器缓冲器的数据排队的装置和方法,所述方法包括从多个队列中选择队列;从所选择的队列接收数据令牌,并且通过队列模块从缓冲器管理器请求地址和指针以用于由所述缓冲器管理器分配的用于存储所述数据令牌的地址。随后,通过所述缓冲器管理器访问存储器列表,并且在所述存储器列表中生成地址和指向分配的地址的指针,其中包括用于附加地址分配的多个链接的存储器列表。所述方法还包括,向所访问的存储器列表中写入用于所分配的地址的指针,其中所述指针将所分配的地址链接在一起,并且在从所述队列接收到随后的数据令牌时向其他存储器列表移植附加地址分配,并且生成将所述其他存储器列表中的所分配的地址链接在一起的附加指针。

    多协议串并转换物理层单元装置

    公开(公告)号:CN103907297B

    公开(公告)日:2016-11-09

    申请号:CN201280052392.5

    申请日:2012-09-26

    申请人: 凯为公司

    发明人: T·F·休梅尔

    IPC分类号: H04J3/04 H04L29/06

    CPC分类号: H04J3/047

    摘要: 在一个实施例中,一种多协议接口包括:物理层传输器单元,被配置用于传输来自同步媒体访问控制层单元和异步媒体访问控制层单元中的数据。该多协议接口也包括:物理层接收器单元,被配置用于接收数据并且向同步媒体访问控制层单元和异步媒体访问控制层单元递送所接收的数据。物理层传输器单元和物理层接收器单元均被配置用于在异步模式或者同步模式中操作。物理层传输器单元和物理层接收器单元仅与异步媒体访问控制单元传输和接收,并且物理层传输器单元和物理层接收器单元仅与同步媒体访问控制单元传输和接收。

    网络处理器中的分组整形

    公开(公告)号:CN106030562A

    公开(公告)日:2016-10-12

    申请号:CN201480076493.5

    申请日:2014-12-30

    申请人: 凯为公司

    IPC分类号: G06F13/42 H04L12/861

    摘要: 一种电路操作用于在网络分组处理器中管理分组的传送。该电路包括分组描述符管理器(PDM)、分组调度引擎(PSE)以及分组引擎和缓冲模块(PEB)。PDM从命令信号生成元分组和描述符,其中命令信号标识将由电路传送的分组。PSE比较与分组关联的分组传送速率和与分组关联的峰值速率和承诺速率中的至少一个速率,并且基于比较来确定在多个分组之中传送分组的顺序。一旦分组被调度用于传送,则PEB基于在描述符中指示的指令对分组执行处理操作以产生经处理的分组。PEB然后使得经处理的分组朝向目的地被传送。

    防止欠载的分组存储器系统、方法和设备

    公开(公告)号:CN106027426A

    公开(公告)日:2016-10-12

    申请号:CN201610193288.8

    申请日:2016-03-30

    申请人: 凯为公司

    发明人: E·穆索尔

    IPC分类号: H04L12/933 H04L12/931

    摘要: 一种用于选择性地在一个或多个输出端口上输出所接收到的分组的分组存储器系统。该分组存储器系统包括用于控制输出端口的控制器。具体地,针对需要从多个端口输出的多播或广播业务的分组,控制器指定从分组存储器中读取分组数据的一个或多个读取端口,使得其余的端口能够仅仅对读取的分组数据进行监听而不执行读取操作。