一种用于网络终端上的以太网控制方法及设备

    公开(公告)号:CN118200061B

    公开(公告)日:2024-09-10

    申请号:CN202410607686.4

    申请日:2024-05-16

    发明人: 张辉 刘帅 朱宏源

    摘要: 本发明公开了一种用于网络终端上的以太网控制方法及设备,初始化后系统端获取网络终端第一以太网模块IPv6链路本地地址;当系统端接收到网路开启的触发信号时,下发网路开启命令,网路开启命令为IPv6数据包;设备端接收网路开启命令,模拟网线拔插重连,且保证重连时地址管理模块处于打开状态;系统端发起获取地址请求,获取到IP地址,以太网网路打开;当系统端接收到网路关闭的触发信号时,下发网路关闭命令;设备端接收到命令后,模拟网线拔插重连,且保证重连时地址管理模块处于关闭状态;系统端发起获取地址请求,但获取不到IP地址,以太网网路关闭。本发明能够在网络终端的网线一直连接的情况下,根据需要控制网路的通断。

    能够快速处理内存拷贝指令的CPU及其方法

    公开(公告)号:CN118605941A

    公开(公告)日:2024-09-06

    申请号:CN202411074915.7

    申请日:2024-08-07

    发明人: 阙庆河 杨勇

    IPC分类号: G06F9/312 G06F9/30 G06F13/16

    摘要: 本发明公开了一种能够快速处理内存拷贝指令的CPU及其方法,包括:指令译码器、通用寄存器、内存拷贝控制器、总线接口、缓冲器、加法器及比较器,内存拷贝控制器包含状态机,所述状态机包括空闲状态、读状态、写状态,在空闲状态下,等待接收有效的内存拷贝指令;在读状态下,通过总线接口读取源地址的数据并将数据暂存至缓冲器中;在写状态下,通过总线接口将缓冲器中暂存的数据写至目标地址处,加法器用于更新地址,比较器用于判断拷贝结束。本发明能够最大化利用存储器带宽,大幅提高内存拷贝效率,支持任意对齐方式,支持中断打断,降低取指功耗,结构简单。

    近场通信解码增益调节方法、读卡器芯片及其设备

    公开(公告)号:CN118250784B

    公开(公告)日:2024-08-16

    申请号:CN202410671965.7

    申请日:2024-05-28

    发明人: 黄鹤 马响 宋海瑞

    摘要: 本发明公开了一种近场通信解码增益调节方法、读卡器芯片及其设备,设置增益为初始值,再不断改变增益,每设置一次增益,就获取一次解码结果,选择解码结果正确的增益作为优选增益;获取解码结果包括:读卡器发送命令,所述命令为唤醒或请求命令;读卡器接收信号,并认为在命令发出后的T1时刻开始接收到卡片回复信号,用所设置的增益对回复信号进行放大,至少对放大后的回复信号的部分位数据进行解码,得到解码结果,且根据近场通信协议已知所述部分位数据的内容,根据已知的部分位数据的内容判断解码结果是否正确。本发明电路结构简单,成本低,对信号突变不敏感,解码准确度高,兼容性好。

    USB HUB内部数据传输方法及USB HUB芯片

    公开(公告)号:CN118227546B

    公开(公告)日:2024-08-06

    申请号:CN202410504896.0

    申请日:2024-04-25

    IPC分类号: G06F13/42

    摘要: 本发明公开了一种USB HUB内部数据传输方法及USB HUB芯片,包括至少第一USB收发器、第二USB收发器,数据位插入单元,高速路由模块,发送前再同步单元,在串行数据有效信号有效之前将插入数据插入到串行数据之前发送至高速路由模块,发送前将数据和时钟进行再同步,完成内部数据传输。本发明无需与串行数据同步传输480MHz时钟,降低了高频辐射,无需考虑串行数据与全局时钟之间的时序失配,降低了对布线和版图设计的难度,无需浪费有效串行数据位用于时钟同步,降低了HUB内部延时,有利于较远距离走线或扩展更多USB端口,并有助于提升多个USB HUB级联应用中的兼容性。

    一种应用态网卡驱动方法及其装置

    公开(公告)号:CN117453299B

    公开(公告)日:2024-03-01

    申请号:CN202311789792.0

    申请日:2023-12-25

    发明人: 刘帅

    摘要: 本发明公开了一种应用态网卡驱动方法及其装置,系统初始化,建立与物理网卡硬件设备通信的通道,在系统中创建虚拟网卡设备,开启物理网卡硬件设备通道和虚拟网卡设备节点通道;通过虚拟网卡设备实现将系统网络接口接收的数据下传,并将物理网卡硬件设备上传的数据上传给系统网络接口;停止虚拟网卡设备节点通信,删除虚拟网卡设备。本发明无需root权限,即可在主机系统上安装网卡驱动,兼容性好,适用范围广。

    一种适用于短距离无线物联网的信号接收方法

    公开(公告)号:CN117354863B

    公开(公告)日:2024-02-20

    申请号:CN202311652100.8

    申请日:2023-12-05

    发明人: 刘德良

    摘要: 本发明公开了一种适用于短距离无线物联网的信号接收方法,利用帧头信号出现时,信号能量将出现一定增量这一特性,设置了长度不同的两个滑动窗口,且小窗口位于大窗口内部,在信号接收过程中不断计算两个窗口的能量差,当帧头刚开始出现时就能相对迅速地出现能量差增大的现象,能够尽可能快速地检测到帧头;通过计算噪声功率峰值设置阈值,可以避免脉冲噪声和概率很小的大幅度噪声对检测结果的影响。本发明能够在尽可能少地占用帧头部分信号的情况下,快速可靠地检测到帧头,检测方法简单,受噪声影响小,虚警和漏警的概率低。

    一种处理器取指重定向时序优化电路

    公开(公告)号:CN117130668B

    公开(公告)日:2023-12-29

    申请号:CN202311407467.3

    申请日:2023-10-27

    发明人: 阙庆河 杨勇

    IPC分类号: G06F9/38 G06F9/30

    摘要: 本发明公开了一种处理器取指重定向时序优化电路,包括重定向分发器、第一选择器、第二选择器、期望寄存器、总线封装单元、总线寄存器、地址递增单元、顺序寄存器及比较模块,通过采用单独使用或者结合使用部分重定向请求、部分地址数据的优化策略,对重定向取指进行优化,重定向分发器输出第一重组信号至第一选择器,输出第二重组信号至第二选择器,第一选择器连接期望寄存器,第二选择器连接总线封装单元,比较模块用于分别比较期望数据和总线数据,以比较结果判断是否需要对顺序寄存器进行恢复,以保证在时序优化过程中数据的准确性。本发明电路简单,扩展性强,通用性好,同时具备良好的性能和时序表现。

    一种高速多比特相位插值器及其相位移动方法

    公开(公告)号:CN117040496B

    公开(公告)日:2023-12-19

    申请号:CN202311267197.0

    申请日:2023-09-28

    发明人: 杨仲盼 欧阳翔

    IPC分类号: H03K5/135 H03K5/133

    摘要: 本发明公开了一种高速多比特相位插值器及其相位移动方法,包括依次连接的输入缓冲器、矢量合成器及输出缓冲器,矢量合成器包括差分放大器组及尾电流产生模块,尾电流产生模块包括可控尾电流源和尾电流控制单元;尾电流控制单元包括两路象限选择单元、权重控制单元及逻辑与单元,权重控制单元包括依次连接的转码器、第一延时链组及反相器,第一延时链组包括多个延时链,多个延时链的延时存在差异,延时链的个数与可控尾电流源中晶体管组中的晶体管个数相同,用于分别延时控制决定尾电流大小的晶体管组中各晶体管的开关。本发明能够在相位移动的过程中保证相位的连续性变化,最大程度避免漏沿或多沿的产生,保证链路信号的完整性。

    一种带共模反馈的高线性度有源混频器

    公开(公告)号:CN111293983B

    公开(公告)日:2023-09-12

    申请号:CN202010047406.0

    申请日:2020-01-15

    发明人: 黄鹤

    IPC分类号: H03D7/14 H03D7/16

    摘要: 本发明公开了一种带共模反馈的高线性度有源混频器,包括电压电流转换单元、射频中频转换单元、第一电流源、第二电流源、跨阻放大器及共模反馈单元,所述电压电流转换单元的输入端输入射频电压信号,输出端与射频中频转换单元的输入端连接;射频中频转换单元的差分输出端分别连接第一电流源的漏端和第二电流源的漏端,同时连接跨阻放大器的输入端,同时连接共模反馈单元的输入端;共模反馈单元的输出端连接电压电流转换单元的输出端;所述跨阻放大器的输出端输出电压输出信号。本发明输出共模电压不受工艺角与温度的影响,输出电压摆幅不受限,线性度较好。

    一种在系统可编程PD芯片及其编程方法

    公开(公告)号:CN116453569A

    公开(公告)日:2023-07-18

    申请号:CN202310678451.X

    申请日:2023-06-09

    发明人: 王春华

    IPC分类号: G11C16/34 G06F30/34

    摘要: 本发明公开了一种在系统可编程PD芯片及其编程方法,当需要编程时,PD芯片与供电端交互信息,供电端提供特定高压,编程管理模块开启编程高压控制电路为存储单元阵列提供编程高压,高压供电期间由降压电路为芯片各模块提供正常工作电压,省去了结构复杂、面积较大的升压电荷泵,能够用OTP存储单元实现多次编程效果。本发明电路简单、MASK模具层数少、晶圆制造光刻次数少、芯片面积小、成本低。