利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

15 条记录 (耗时 0.035 秒)

    具有扫描行开窗口能力的图形显示
    1.
    发明公开
    具有扫描行开窗口能力的图形显示 无效

    公开(公告)号：CN85107596A

    公开(公告)日：1987-04-15

    申请号：CN85107596

    申请日：1985-10-15

    申请人： 霍尼韦尔信息系统公司

    发明人： 肯尼斯·E·布鲁斯

    IPC分类号： G06F3/153

    摘要： 本发明适用于以扫描行显示文段和图形的计算机显示系统，其中提供了扫描行开窗口设备，可有选择地消隐显示图形。比特图存贮器，除存贮在阴极射线管上显示的信息外，还对每一扫描行存贮一个比特，用来控制将在阴极射线管上显示、在比特图存贮器中的某部分信息是否被显示。

    分布控制存贮器字的体系结构
    3.
    发明授权
    分布控制存贮器字的体系结构 失效

    公开(公告)号：CN1010259B

    公开(公告)日：1990-10-31

    申请号：CN85108466

    申请日：1985-10-18

    申请人： 霍尼韦尔信息系统公司

    发明人： 理查德·P·凯利 ,  索马斯·F·约思

    IPC分类号： G06F9/28

    CPC分类号： G06F9/26 ,  G06F9/268 ,  G06F9/28

    摘要： 多个子部件的微指令控制系统的方法和设备中各子部件受控制存贮器微指令中的微操作控制。主子部件产生从控制存贮器中读出的下一微指令的地址以控制微指令执行顺序。此方法提供当前指令的执行与下一条指令从控制存贮器中的读出相互覆盖的技术。控制存贮器被分为若干子控制存贮器，每个子控制存贮器位置靠近执行这个子控制存贮器中的微操作的那个子部件。子部件能在主子部件中引起捕俘而使下一条微指令从控制存贮器中一预定单元读出，从而改变了微指令正常执行顺序。

    具有引腿向后兼容性和功能向前可扩性的大规模集成电路微处理机组件
    5.
    发明公开
    具有引腿向后兼容性和功能向前可扩性的大规模集成电路微处理机组件 失效

    公开(公告)号：CN85107587A

    公开(公告)日：1987-04-22

    申请号：CN85107587

    申请日：1985-10-17

    申请人： 霍尼韦尔信息系统公司

    发明人： 约翰·J·布拉德利

    IPC分类号： G06F12/12 ,  H01L27/00

    摘要： 用新技术制成的组件包括几种新扩展功能。组件包括兼容性电路，接到现有计算机系统中被替代的组件中不用的一组引腿。兼容性电路与新组件中具有新增加功能或改动功能的内部电路相联。新组件与原来组件一样装入现有计算机系统。装入后，新组件的工作与被替代的组件一样，但速度高，性能强。当新组件装入为其设计的系统时，兼容性电路使组件具有可选择的新功能，并以同样的高速度与高性能工作。

    在显示器上多种彩色的产生
    6.
    发明公开
    在显示器上多种彩色的产生 无效

    公开(公告)号：CN85109708A

    公开(公告)日：1986-12-17

    申请号：CN85109708

    申请日：1985-12-13

    申请人： 霍尼韦尔信息系统公司

    发明人： 索马斯·O·霍尔蒂 ,  肯尼思·E·布鲁斯 ,  加里·J·格斯

    IPC分类号： H04N9/64

    CPC分类号： G09G5/022

    摘要： 彩色显示图象系统包括三个位象存贮器，分别存放表示红、绿、蓝色的代码。将各个位象存贮器中同一地址内的代码相组合，可显示出黑、蓝、绿、青、红、品红、黄、白八种颜色中的任一色象素。只读存贮器(ROM)存放由16位4×4矩阵组成的图形，分别表示红、绿、蓝色。16位矩阵存放在它们对应的位象存贮器内，供以后彩色显示之用。矩阵的组合可用来显示上述八种颜色的种色度以及这些色度的任意混合。

    多处理机公用的流水线超高速缓冲存储器
    8.
    发明公开
    多处理机公用的流水线超高速缓冲存储器 失效

    公开(公告)号：CN85107692A

    公开(公告)日：1987-05-06

    申请号：CN85107692

    申请日：1985-10-19

    申请人： 霍尼韦尔信息系统公司

    发明人： 詹姆斯·W·基利 ,  索马斯·F·约斯

    IPC分类号： G06F9/30

    摘要： 一种超高速缓冲存储器，具有可由一组源共亲的两级流水线，这组源包括两个独立工作的中央处理单元(CPUS)。在该缓冲存储器中包括一个装置，用来将交替的时间片分配给两个CPUS，使它们的操作偏移一个流水线级。使得当一个流水线级为一个CPU执行目录检索时，另一个流水线级则为另一个CPU执行数据缓冲器读出。每个CPU的程序都设计得使所用的时间片少于所分配到的时间片，于是，当流水线级被其它源的请求处理占满时，这些处理单元能够无冲突地操作。