能够管理工作而无需处理器干预的存储装置

    公开(公告)号:CN109213441B

    公开(公告)日:2024-01-23

    申请号:CN201810722287.7

    申请日:2018-06-29

    Abstract: 一种存储装置包括非易失性存储器和控制器。控制器包括工作管理器电路和处理器。工作管理器电路管理与非易失性存储器相关联的第一类型的工作,并且处理器处理与非易失性存储器相关联的第二类型的工作。工作管理器电路管理第一类型的工作而无需处理器干预。处理器响应于从工作管理器电路接收到的通知将管理命令提供至工作管理器电路,从而处理第二类型的工作。

    能够管理工作而无需处理器干预的存储装置

    公开(公告)号:CN109213441A

    公开(公告)日:2019-01-15

    申请号:CN201810722287.7

    申请日:2018-06-29

    Abstract: 一种存储装置包括非易失性存储器和控制器。控制器包括工作管理器电路和处理器。工作管理器电路管理与非易失性存储器相关联的第一类型的工作,并且处理器处理与非易失性存储器相关联的第二类型的工作。工作管理器电路管理第一类型的工作而无需处理器干预。处理器响应于从工作管理器电路接收到的通知将管理命令提供至工作管理器电路,从而处理第二类型的工作。

    与主机处理器通信的设备、包括该设备的系统以及操作该设备的方法

    公开(公告)号:CN114528228A

    公开(公告)日:2022-05-24

    申请号:CN202111171745.0

    申请日:2021-10-08

    Abstract: 提供了一种与主机处理器通信的设备、包括该设备的系统以及运行该设备的方法。所述设备包括:第一接口电路,被配置为与主机处理器通信;第二接口电路,被配置为与包括多个存储区域的存储器通信;高速缓冲存储器,包括被配置为临时存储数据的多个高速缓存行;以及控制器,被配置为从主机处理器接收包括存储操作信息和高速缓存管理信息的集成命令,基于根据存储操作信息指示的第一命令控制存储器,以及基于高速缓存管理信息控制多个高速缓存行中的至少一个高速缓存行。

    存储器模块及其操作方法

    公开(公告)号:CN112530484B

    公开(公告)日:2024-09-24

    申请号:CN202010535290.5

    申请日:2020-06-12

    Abstract: 公开了一种存储器模块及其操作方法。所述存储器模块包括:装置控制器,基于包括第一时钟信号、第一数据信号和第一数据选通信号的第一接口与主机装置通信,并且根据来自主机装置的操作模式控制值在第一操作模式或第二操作模式中的一种操作模式下操作;以及存储器装置,基于包括第二数据信号和第二数据选通信号的第二接口与装置控制器通信。装置控制器包括:逻辑电路,当在第一操作模式下对被主机装置识别的作为虚拟接口的第三接口执行训练时,根据来自主机装置的训练控制值将预定的训练结果值发送到主机装置。

    用于混合存储器中的写入和刷新支持的系统和方法

    公开(公告)号:CN108874701B

    公开(公告)日:2023-04-28

    申请号:CN201810376289.5

    申请日:2018-04-25

    Abstract: 提供用于混合存储器中的写入和刷新支持的系统和方法。一种存储器模块包括:存储器控制器,包括:主机层;介质层,被连接到非易失性存储器;逻辑核,被连接到主机层、介质层和易失性存储器,其中,逻辑核存储包括多个行的第一写入组表,并且逻辑核被配置为:接收包括高速缓存行地址和写入组标识符的持久写入命令;接收与所述持久写入命令相关联的数据;将所述数据写入到易失性存储器的所述高速缓存行地址;将所述高速缓存行地址存储在第二写入组表的多个缓冲器中的被选择的缓冲器中,其中,所述被选择的缓冲器与所述写入组标识符相应;更新第一写入组表的行以标识所述被选择的缓冲器的包括有效条目的位置,其中,所述行与所述写入组标识符相应。

    存储器设备、主机系统及操作存储器设备的方法

    公开(公告)号:CN114442916A

    公开(公告)日:2022-05-06

    申请号:CN202110832714.9

    申请日:2021-07-22

    Abstract: 提供了一种存储器设备、主机系统及操作存储器设备的方法。所述存储器设备被配置为通过互连件与多个主机设备通信,并且包括具有多个存储区域的存储器,所述多个存储区域包括被分配给第一主机设备的第一存储区域和被分配给第二主机设备的第二存储区域。所述存储器设备还包括直接存储器访问(DMA)引擎,所述DMA引擎被配置为:基于来自所述第一主机设备的、包括将存储在所述第一存储区域中的数据复制到所述第二存储区域的复制命令的请求,从所述第一存储区域读取所存储的所述数据,并将所读取的所述数据写入所述第二存储区域,而不将所读取的所述数据输出到所述互连件。

Patent Agency Ranking