公开(公告)号：CN1050695C

公开(公告)日：2000-03-22

申请号：CN94104480.7

申请日：1994-04-08

Applicant: 三星电子株式会社

Inventor： 安太赫 ,  南仁浩 ,  尹宙永

IPC: H01L21/8242

CPC classification number: H01L27/10817

Abstract: 一种制造高集成度半导体存储器件的方法。在半导体衬底上形成第一导电层，于其上形成一第一图形。在已形成有第一图形的结构上形成第一材料层，并对其进行各向异性腐蚀以在第一图形侧面上形成分隔层。用分隔层作腐蚀掩模对第一导电层进行腐蚀后清除第一图形。在所得结构上形成第二导电层并对其进行各向异性腐蚀。清除分隔层以形成电容器的存储电极。相邻电容器之间的距离可小于光刻工艺所限定的值，从而可使电容器的面积尽可能大。

公开(公告)号：CN102646613A

公开(公告)日：2012-08-22

申请号：CN201110449880.7

申请日：2011-12-29

Applicant: 三星电子株式会社

Inventor： 金基相 ,  安太赫 ,  朴东健 ,  李上源 ,  金俸先

IPC: H01L21/67 ,  H01L21/677

Abstract: 本发明构思提供一种衬底处理系统。所述衬底处理系统具有多个加工设备和缓冲台。每个加工设备分别包括传送模块和处理模块，所述传送模块中设置有搬送机器人，所述处理模块连接到所述传送模块。所述缓冲台位于相邻传送模块之间，并且用于在所述传送模块之间传送衬底。所述多个加工设备包括：第一设备，在该第一设备中处理模块位于沿所述传送模块和所述缓冲台排列的方向提供的连接线的第一侧；第二设备，在该第二设备中处理模块位于所述连接线的第二侧。与提供给所述第二设备的传送模块相比较，提供给所述第一设备的传送模块朝向所述连接线的所述第一侧更突出。

公开(公告)号：CN1056946A

公开(公告)日：1991-12-11

申请号：CN90106622.2

申请日：1990-07-31

Applicant: 三星电子株式会社

Inventor： 安太赫

IPC: G11C17/08

CPC classification number: H01L27/10808

Abstract: DRAM单元有衬底(10)，绝缘氧化层(11)，多个线电极(14、15、16)、源区(12)、漏区(13)、字线电极上的绝缘层(17)，覆盖在氧化层(11)上并与源区接触的桥式电极层(18)，在桥式电极层上面与衬底平行延伸并与漏区接触的位线层(21)，至少延伸在位线层上面并与桥式电极层连接的第一多晶硅层(24)，遮盖包含第一多晶硅(24)上部表面在内的衬底整个表面的介质层(25)，至少延伸在位线层上面遮盖介质层的第二多晶硅层(26)，以及使位线层与桥式电极层、第一多晶硅层和介质层绝缘的绝缘夹层(20，22)。

公开(公告)号：CN1098821A

公开(公告)日：1995-02-15

申请号：CN94104480.7

申请日：1994-04-08

Applicant: 三星电子株式会社

Inventor： 安太赫 ,  南仁浩 ,  尹宙永

IPC: H01L21/82

CPC classification number: H01L27/10817

Abstract: 一种制造高集成度半导件存储器件的方法。在半导件衬底上形成第一导电层，于其上形成一第一图形。在已形成有第一图形的结构上形成第一材料层，并对其进行各向异性腐蚀以在第一图形侧面上形成分隔层。用分隔层作腐蚀掩模对第一导电层进行腐蚀后清除第一图形。在所得结构上形成第二导电层并对其进行各向异性腐蚀。清除分隔层以形成电容器的存储电极。相邻电容器之间的距离可小于光刻工艺所限定的值，从而可使电容器的面积尽可能大。