公开(公告)号：CN109817249A

公开(公告)日：2019-05-28

申请号：CN201811244369.1

申请日：2018-10-24

Applicant: 三星电子株式会社

Inventor： 朴玹洙 ,  金容峻 ,  李昌容

IPC: G11C7/10 ,  H03M9/00

Abstract: 提供了一种数据输出电路、包括其的存储装置以及存储装置的操作方法。存储装置包括：存储单元阵列，存储输入数据；时钟发生器电路，使用参考时钟产生第一时钟和第二时钟；相位信息发生器电路，将参考时钟的相位与第一时钟和第二时钟中的至少一个时钟的相位进行比较，并且作为比较结果产生相位信息；中间数据发生器电路，基于第一时钟将从存储单元阵列提供的输入数据的一部分串行化以产生多个第一数据，并将输入数据的其余部分串行化以产生多个第二数据，以及使用相位信息选择性地交换多个第一数据和多个第二数据以产生多个中间数据；以及输出数据发生器电路，使用第二时钟将多个中间数据串行化以产生输出数据，并通过一条输出数据线输出所述输出数据。

公开(公告)号：CN109817249B

公开(公告)日：2023-01-20

申请号：CN201811244369.1

申请日：2018-10-24

Applicant: 三星电子株式会社

Inventor： 朴玹洙 ,  金容峻 ,  李昌容

IPC: G11C7/10 ,  H03M9/00

Abstract: 提供了一种数据输出电路、包括其的存储装置以及存储装置的操作方法。存储装置包括：存储单元阵列，存储输入数据；时钟发生器电路，使用参考时钟产生第一时钟和第二时钟；相位信息发生器电路，将参考时钟的相位与第一时钟和第二时钟中的至少一个时钟的相位进行比较，并且作为比较结果产生相位信息；中间数据发生器电路，基于第一时钟将从存储单元阵列提供的输入数据的一部分串行化以产生多个第一数据，并将输入数据的其余部分串行化以产生多个第二数据，以及使用相位信息选择性地交换多个第一数据和多个第二数据以产生多个中间数据；以及输出数据发生器电路，使用第二时钟将多个中间数据串行化以产生输出数据，并通过一条输出数据线输出所述输出数据。