公开(公告)号：CN112614776A

公开(公告)日：2021-04-06

申请号：CN202011005118.5

申请日：2020-09-22

申请人： 三星电子株式会社

发明人： 崔宰福 ,  安容奭 ,  李承炯

IPC分类号： H01L21/28 ,  H01L21/308 ,  H01L21/8242 ,  H01L27/108

摘要： 一种制造集成电路器件的方法包括：在衬底上方，形成在与衬底的顶表面平行的第一方向上延伸并且在第二方向上以第一间距布置的第一硬掩模图案；使用第一硬掩模图案作为蚀刻掩模在衬底中形成多个第一沟槽；在多个第一沟槽的内壁上形成多个第一栅电极；在衬底上方，形成在第一方向上延伸并且在第二方向上以第二间距布置的第二硬掩模图案；使用第二硬掩模图案作为蚀刻掩模在衬底中形成多个第二沟槽，该多个第二沟槽中的每个第二沟槽设置在两个相邻的第一沟槽之间；以及在多个第二沟槽的内壁上形成多个第二栅电极。

公开(公告)号：CN112768451A

公开(公告)日：2021-05-07

申请号：CN202011005023.3

申请日：2020-09-22

申请人： 三星电子株式会社

发明人： 崔宰福 ,  安秀智 ,  安容奭 ,  李承炯

IPC分类号： H01L27/108 ,  H01L21/8242

摘要： 一种半导体器件，包括：衬底，沿第一方向顺序布置的单元区域、边界区域、外围区域；有源图案，在单元区域中沿第二方向延伸，第二方向相对于第一方向形成第一锐角；以及边界图案，在单元区域中且与边界区域直接相邻。边界图案包括沿第二方向延伸的第一侧表面和从第一侧表面沿第三方向延伸的第一边界表面，第三方向与第一方向垂直，且第一边界表面限定单元区域和边界区域之间的边界。