半导体器件及其制造方法
    1.
    发明公开

    公开(公告)号:CN112768451A

    公开(公告)日:2021-05-07

    申请号:CN202011005023.3

    申请日:2020-09-22

    IPC分类号: H01L27/108 H01L21/8242

    摘要: 一种半导体器件,包括:衬底,沿第一方向顺序布置的单元区域、边界区域、外围区域;有源图案,在单元区域中沿第二方向延伸,第二方向相对于第一方向形成第一锐角;以及边界图案,在单元区域中且与边界区域直接相邻。边界图案包括沿第二方向延伸的第一侧表面和从第一侧表面沿第三方向延伸的第一边界表面,第三方向与第一方向垂直,且第一边界表面限定单元区域和边界区域之间的边界。

    集成电路器件及其制造方法
    2.
    发明公开

    公开(公告)号:CN115589721A

    公开(公告)日:2023-01-10

    申请号:CN202210656633.2

    申请日:2022-06-10

    IPC分类号: H10B12/00

    摘要: 一种集成电路器件,包括:多条位线,在衬底上沿与衬底的上表面平行的第一方向延伸;多个绝缘封盖结构,分别布置在多条位线上,沿第一方向延伸,并且包括第一绝缘材料;导电插塞,位于衬底上的多条位线中的两条相邻位线之间;顶部封盖层,布置在多个绝缘封盖结构上,并且包括与第一绝缘材料不同的第二绝缘材料;以及着落焊盘,布置在导电插塞上,并布置在多个绝缘封盖结构中的对应的绝缘封盖结构的侧壁上和顶部封盖层上。

    半导体器件
    3.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN114464621A

    公开(公告)日:2022-05-10

    申请号:CN202111305601.X

    申请日:2021-11-05

    IPC分类号: H01L27/108 H01L21/8242

    摘要: 一种半导体器件,包括在衬底上的有源图案、掩埋在有源图案的上部处的栅极结构、在有源图案上的位线结构、覆盖位线结构的下侧壁的下间隔物结构、在有源图案上且与位线结构相邻的接触插塞结构、以及在接触插塞结构上的电容器。下间隔物结构包括从位线结构的下侧壁在基本平行于衬底的上表面的水平方向上顺序堆叠的第一和第二下间隔物,第一下间隔物包括氧化物,并接触位线结构的下侧壁,但不接触接触插塞结构,并且第二下间隔物包括与第一下间隔物的任何材料不同的材料。

    集成电路器件及其制造方法
    4.
    发明公开

    公开(公告)号:CN112614776A

    公开(公告)日:2021-04-06

    申请号:CN202011005118.5

    申请日:2020-09-22

    摘要: 一种制造集成电路器件的方法包括:在衬底上方,形成在与衬底的顶表面平行的第一方向上延伸并且在第二方向上以第一间距布置的第一硬掩模图案;使用第一硬掩模图案作为蚀刻掩模在衬底中形成多个第一沟槽;在多个第一沟槽的内壁上形成多个第一栅电极;在衬底上方,形成在第一方向上延伸并且在第二方向上以第二间距布置的第二硬掩模图案;使用第二硬掩模图案作为蚀刻掩模在衬底中形成多个第二沟槽,该多个第二沟槽中的每个第二沟槽设置在两个相邻的第一沟槽之间;以及在多个第二沟槽的内壁上形成多个第二栅电极。

    半导体器件
    5.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN112582417A

    公开(公告)日:2021-03-30

    申请号:CN202010867759.5

    申请日:2020-08-26

    IPC分类号: H01L27/108

    摘要: 提供了一种半导体器件,所述半导体器件包括:器件隔离层,限定第一有源区域和第二有源区域;掩埋接触件,连接到第二有源区域;以及第一位线结构和第二位线结构,设置在第一有源区域和第二有源区域上。第一位线结构和第二位线结构中的每个包括位线接触部分和位线通过部分。位线接触部分电连接到第一有源区域。位线通过部分设置在器件隔离层上。掩埋接触件的最低部分的高度比位线通过部分的最低部分的高度小。掩埋接触件的最低部分的高度比位线接触部分的最低部分的高度大。位线通过部分的下端掩埋在第二有源区域中。

    半导体存储器件
    6.
    发明公开

    公开(公告)号:CN115513207A

    公开(公告)日:2022-12-23

    申请号:CN202210649266.3

    申请日:2022-06-09

    IPC分类号: H01L27/108 H01L21/8242

    摘要: 提供了一种半导体存储器件,该半导体存储器件包括:器件隔离图案,在基板中并限定彼此间隔开的第一有源部分和第二有源部分,其中第一有源部分的中心邻近第二有源部分的端部;跨越第一有源部分的中心的位线;在位线和第一有源部分之间的位线接触;以及在第二有源部分的该端部上的第一存储节点焊盘。第一存储节点焊盘包括第一焊盘侧壁和第二焊盘侧壁。第一焊盘侧壁邻近位线接触。第二焊盘侧壁与第一焊盘侧壁相反。当在平面图中观看时,第二焊盘侧壁在远离位线接触的方向上是凸起的。

    半导体存储器件
    7.
    发明公开

    公开(公告)号:CN115411039A

    公开(公告)日:2022-11-29

    申请号:CN202210591218.3

    申请日:2022-05-26

    IPC分类号: H01L27/108 H01L21/8242

    摘要: 一种半导体存储器件,包括:器件隔离图案,在衬底上并限定第一有源部分;在第一有源部分上的第一存储节点焊盘;在衬底中并延伸跨过第一有源部分的字线;在第一存储节点焊盘上并跨越字线的位线;在位线的一侧上并与第一存储节点焊盘相邻的存储节点接触;以及在存储节点接触和第一存储节点焊盘之间的欧姆接触层。欧姆接触层的底表面被圆化。

    半导体存储器装置
    8.
    发明公开

    公开(公告)号:CN114512164A

    公开(公告)日:2022-05-17

    申请号:CN202111209532.2

    申请日:2021-10-18

    IPC分类号: G11C11/401 G11C11/15

    摘要: 提供了一种半导体存储器装置。该半导体存储器装置包括:基底,包括限定在第一方向上延伸并且包括第一源极/漏极区和第二源极/漏极区的有源图案的器件隔离图案;字线,在与第一方向相交的第二方向上延伸;位线,位于字线上并且电连接到第一源极/漏极区,并且在与第一方向和第二方向相交的第三方向上延伸;位线间隔件,位于位线的侧壁上;存储节点接触件,电连接到第二源极/漏极区,并且跨位线间隔件与位线间隔开;以及介电图案,位于位线间隔件与存储节点接触件之间。位线间隔件包括覆盖位线的侧壁的第一间隔件和位于介电图案与第一间隔件之间的第二间隔件。