-
公开(公告)号：CN107657977B
公开(公告)日：2022-04-19
申请号：CN201710617027.9
申请日：2017-07-26
申请人： 三星电子株式会社
摘要： 一种堆叠式存储器，包括逻辑半导体裸片、堆叠有逻辑半导体裸片的多个存储器半导体裸片、电连接逻辑半导体裸片和存储器半导体裸片的多个穿硅通孔(TSV)、设置在逻辑半导体裸片中并且被配置为执行与数据处理的一部分相对应的全局子处理的全局处理器、分别设置在存储器半导体裸片中并且被配置为执行与数据处理的其他部分相对应的局部子处理的多个局部处理器、以及分别设置在存储器半导体裸片中并且被配置为存储与数据处理相关联的数据的多个存储器集成电路。
-
公开(公告)号：CN110390388A
公开(公告)日：2019-10-29
申请号：CN201811405971.9
申请日：2018-11-23
申请人： 三星电子株式会社
IPC分类号： G06N3/063 , H01L23/498 , H01L23/535 , H01L23/48
摘要： 提供了具有三维堆叠结构的神经形态电路和包括该神经形态电路的半导体装置。半导体装置包括包含一个或更多个突触核心的第一半导体层，每个突触核心包括被布置为执行神经形态计算的神经电路。第二半导体层堆叠在第一半导体层上，并包括在突触核心之间形成物理传输路径的互连件。第三半导体层堆叠在第二半导体层上并包括一个或更多个突触核心。形成至少一个贯通电极，信息通过所述至少一个贯通电极在第一半导体层至第三半导体层之间传输。来自第一半导体层中的第一突触核心的信息经由一个或更多个贯通电极和第二半导体层的互连件传输到第三半导体层中的第二突触核心。
-
公开(公告)号：CN102456390A
公开(公告)日：2012-05-16
申请号：CN201110331981.4
申请日：2011-10-27
申请人： 三星电子株式会社
CPC分类号： G11C7/18 , G11C7/06 , G11C2207/002 , G11C2207/005
摘要： 一种半导体存储器器件，包括：至少一个存储单元块以及至少一个连接单元。所述至少一个存储单元块具有包含与第一位线连接的至少一个第一存储单元的第一区域、以及包含与第二位线连接的至少一个第二存储单元的第二区域。所述至少一个连接单元被配置为基于第一控制信号将第一位线与对应的位线读出放大器选择性地连接，以及被配置为基于第二控制信号将第二位线与对应的位线读出放大器经由对应的全局位线选择性地连接。
-
公开(公告)号：CN111679786B
公开(公告)日：2024-05-14
申请号：CN202010149237.1
申请日：2020-03-05
申请人： 三星电子株式会社
摘要： 一种存储设备，包括存储单元阵列、信号线、模式选择器电路、命令转换器电路和内部处理器。存储单元阵列包括第一和第二存储区域。模式选择器电路被配置为基于与命令一起接收的地址生成用于控制存储设备进入内部处理模式的处理模式选择信号。命令转换器电路被配置为响应于处理模式选择信号的激活将接收到的命令转换为内部处理操作命令。内部处理器被配置为在内部处理模式下响应于内部处理操作命令在第一存储区域上执行内部处理操作。
-
公开(公告)号：CN115083464A
公开(公告)日：2022-09-20
申请号：CN202210082099.9
申请日：2022-01-24
申请人： 三星电子株式会社
摘要： 一种存储装置包括：存储器内嵌处理器(PIM)电路，所述PIM电路包括被配置为执行内部处理操作的内部处理器；以及接口电路，所述接口电路连接到所述PIM电路，其中，所述接口电路包括：命令地址译码器，所述命令地址译码器被配置为对通过第一引脚接收的命令和地址进行译码以生成内部命令；第二引脚，所述第二引脚被配置为接收与控制PIM操作模式有关的电压信号；和命令模式译码器，所述命令模式译码器被配置为基于所述内部命令和所述电压信号生成至少一个命令模式位(CMB)，所述接口电路基于所述至少一个CMB向所述PIM电路输出内部控制信号以控制所述PIM电路的所述内部处理操作。
-
公开(公告)号：CN107861889A
公开(公告)日：2018-03-30
申请号：CN201710717464.8
申请日：2017-08-21
申请人： 三星电子株式会社
IPC分类号： G06F12/0802
CPC分类号： G06F3/0607 , G06F3/061 , G06F3/0619 , G06F3/0656 , G06F3/0659 , G06F3/0688 , H04L12/28 , H04L12/4625 , G06F12/0802
摘要： 提供了一种存储器模块和包括该存储器模块的计算机系统。公开了一种包括主机和存储器模块的计算机系统。主机通过多个通道将多个高速缓存行发送到存储器模块，其中，所述多个高速缓存行包括多个数据元素，主机将具有所述多个数据元素中的目标数据元素的高速缓存行分配给多个通道中的一个通道。所述目标数据元素根据步幅间隔被布置在高速缓存行内。所述步幅间隔是目标数据元素中连续的目标数据元素之间的数据元素的数量。存储器模块包括多个集散引擎，其中，所述多个集散引擎分别与所述多个通道连接的集散引擎，并且在主机的控制下分散或收集目标数据元素。
-
公开(公告)号：CN102446540B
公开(公告)日：2015-12-02
申请号：CN201110317252.3
申请日：2011-10-12
申请人： 三星电子株式会社
IPC分类号： G11C7/12
CPC分类号： G11C11/4091 , G11C11/4099
摘要： 本发明提供一种用于数据读出的半导体存储器装置。一种半导体存储器装置，包括存储器单元和第一基准存储器单元。存储器单元包括第一开关元件和用于存储数据的第一电容器。第一开关元件由第一字线来控制，并具有与第一电容器的第一端子相连接的第一端子和与第一位线相连接的第二端子。第一电容器具有用于接收第一板电压的第二端子。第一基准存储器单元包括第一基准开关元件和第一电容器。第一基准开关元件由第一基准字线来控制，并具有与第一基准电容器的第一端子相连接的第一端子和与第二位线相连接的第二端子。第一基准电容器具有接收与第一板电压不同的第一基准板电压的第二端子。
-
公开(公告)号：CN114153373A
公开(公告)日：2022-03-08
申请号：CN202110408578.0
申请日：2021-04-15
申请人： 三星电子株式会社
发明人： 埃尔德霍·帕蒂亚卡拉·通布拉·马修 , 阿尼鲁德·比鲁尔·基兰 , 柳鹤洙 , 普拉富·拉梅什·奥拉坎
IPC分类号： G06F3/06
摘要： 一种存储器系统，包括：存储器设备，包括存储器组和数据总线管理电路；以及主机，耦接到所述存储器设备。所述主机包括：存储器控制器，检测由至少一个应用发起的用于对存储在所述存储器设备内的数据执行至少一个操作的至少一个触发，所述至少一个操作包括数据拷贝操作和数据处理操作中的至少一种；以及通过使用至少一个缓存器填充命令和至少一个缓存器拷贝命令、实现所述存储器设备的数据总线管理电路和所述存储器组中的至少一个存储器组之间的数据的移动而无需与所述主机交换数据，对所述存储器设备内的数据执行所述至少一个操作。
-
公开(公告)号：CN110781105A
公开(公告)日：2020-02-11
申请号：CN201910201920.2
申请日：2019-03-18
申请人： 三星电子株式会社
IPC分类号： G06F13/16
摘要： 提供了一种存储设备、一种操作存储设备的方法和一种系统。存储设备包括存储单元阵列和执行内部处理操作的存储器内处理器(PIM)。在内部处理模式下，存储设备基于存储在存储单元阵列中的内部处理信息通过PIM来执行内部处理操作。当内部处理信息是指示内部处理操作的类型的内部处理操作命令时，存储设备将包括内部处理读取命令和内部处理写入命令的内部处理操作命令输出到主机设备。主机设备向存储设备发出从数据事务命令和内部处理操作命令中确定的优先命令。
-
公开(公告)号：CN103187092A
公开(公告)日：2013-07-03
申请号：CN201210591062.5
申请日：2012-12-31
申请人： 三星电子株式会社
IPC分类号： G11C11/4063 , G11C16/06
CPC分类号： G11C11/4063 , G11C11/406 , G11C14/00 , G11C14/0018 , G11C16/06 , G11C29/783 , G11C2211/4061
摘要： 一种半导体存储器件包括包含通过第一地址存取的多个区域的单元阵列，其中所述多个区域包括分别具有不同存储特性的至少两组区域。所述器件进一步包括用于指示多个区域中的每一个属于至少两组中的哪个组的组信息的非易失性存储的非易失性阵列。
-
-
-
-
-
-
-
-
-
搜索结果
21 条记录 (耗时 0.028 秒)