公开(公告)号：CN101174469B

公开(公告)日：2012-06-06

申请号：CN200710184823.4

申请日：2007-10-30

Applicant: 三星电子株式会社

Inventor： 姜炯奭 ,  韩义奎 ,  韩庚洙 ,  李真烨 ,  金厚成

IPC: G11C16/26

CPC classification number: G11C16/0483 ,  G11C16/26

Abstract: 本发明提供一种改善闪存阵列的读干扰特性的方法。根据该方法，在具有至少一个单元串的闪存阵列中，将第一读电压电平施加到连接至串选择晶体管的栅极的串选择线和连接至接地选择晶体管的栅极的接地选择线，所述单元串中的串选择晶体管、多个存储单元和接地选择晶体管串联连接。地电压被施加到从存储单元中选择的存储单元的字线。第二读电压被施加到未选择的存储单元中的、与串选择晶体管和接地选择晶体管相邻的存储单元的字线。然后，第一读电压被施加到未选择的其它存储单元。第二读电压低于第一读电压。

公开(公告)号：CN101174469A

公开(公告)日：2008-05-07

申请号：CN200710184823.4

申请日：2007-10-30

Applicant: 三星电子株式会社

Inventor： 姜炯奭 ,  韩义奎 ,  韩庚洙 ,  李真烨 ,  金厚成

IPC: G11C16/26

CPC classification number: G11C16/0483 ,  G11C16/26

Abstract: 本发明提供一种改善闪存阵列的读干扰特性的方法。根据该方法，在具有至少一个单元串的闪存阵列中，将第一读电压电平施加到连接至串选择晶体管的栅极的串选择线和连接至接地选择晶体管的栅极的接地选择线，所述单元串中的串选择晶体管、多个存储单元和接地选择晶体管串联连接。地电压被施加到从存储单元中选择的存储单元的字线。第二读电压被施加到未选择的存储单元中的、与串选择晶体管和接地选择晶体管相邻的存储单元的字线。然后，第一读电压被施加到未选择的其它存储单元。第二读电压低于第一读电压。