公开(公告)号：CN116959548A

公开(公告)日：2023-10-27

申请号：CN202310952489.1

申请日：2023-07-31

申请人： 上海华虹宏力半导体制造有限公司

发明人： 高璐

IPC分类号： G11C29/56

摘要： 本发明提供一种静态存储器时序测试电路，包括逻辑控制模块、模式控制模块、延时计算模块、延时测试电路和SRAM存储单元；SRAM存储单元包括待测试SRAM，待测试SRAM包括输入数据寄存器时钟clk_i输入端、SRAM时钟clk_m输入端和输出寄存器时钟clk_o输入端；SRAM时序测试电路的工作模式为存储器测试模式、延时测试模式及延时计算模式；逻辑控制模块用于在存储器测试模式下根据SRAM的第一算法产生SRAM的地址、数据及控制信号，根据SRAM的输出数据产生测试结果，测试结果包括测试通过和测试失败，将测试结果传输至模式控制模块。本发明通过逻辑控制模块产生SRAM的地址、控制信号及数据，通过延时测试电路测试并计算延时，达到精确地自动化测试SRAM时序的目的，可简化测试程序，提高测试效率。

公开(公告)号：CN105577185B

公开(公告)日：2018-06-19

申请号：CN201410527935.5

申请日：2014-10-09

申请人： 上海华虹宏力半导体制造有限公司

发明人： 张东升 ,  高璐 ,  袁志勇

IPC分类号： H03L7/24

摘要： 本发明公开了一种OSC频率自动校准电路，包括：参数产生电路，OSC电路，分频电路，频率计数电路，校准结束判断电路，参数增减控制电路；通过分频电路对OSC电路输出的时钟信号进行分频后再进行频率计数，频率计数电路输出时钟信号和中心频率的误差值以及表示误差正负的计数方向，参数产生电路根据误差值和计数方式对控制参数进行调整并反馈到OSC电路实现对OSC电路的时钟信号的频率调整并最终实现自动校准。本发明还公开了一种OSC频率自动校准电路的自动校准方法。本发明能实现低速数字电路校准高频OSC，能快速锁定中心频率范围、缩小OSC频率输出范围。

公开(公告)号：CN106059579A

公开(公告)日：2016-10-26

申请号：CN201610485393.9

申请日：2016-06-28

申请人： 上海华虹宏力半导体制造有限公司

发明人： 高璐

IPC分类号： H03L7/24

CPC分类号： H03L7/24

摘要： 本发明公开一种Oscillator(简称OSC)频率自动校准及测试的电路结构和方法，所述电路结构包括：参数调整电路、OSC振荡器、模式选择电路、校准模式计数电路、绝对误差计算电路、趋势判断电路、测试模式频率计算电路和标志产生电路。本发明的自动校准测试电路包括频率校准模式和频率测试两种模式，在频率校准模式下，当校准模式计数电路计算的绝对误差趋势由减小变增大时结束校准，避免出现高频时钟且加快了自动校准的速度；在频率测试模式下，由测试模式频率计算电路产生计数并换算成OSC的频率值，通过标志产生电路产生输出标志，随后输出频率计数器的结果，得到的OSC频率精度小于千分之一，电路端口可复用，且电路可工作在非高频工作模式，对电路的速度要求低。

公开(公告)号：CN103177768B

公开(公告)日：2016-04-13

申请号：CN201110441108.0

申请日：2011-12-26

申请人： 上海华虹宏力半导体制造有限公司

发明人： 黄昊 ,  高璐

IPC分类号： G11C29/12

摘要： 本发明公开了一种存储器的BIST地址扫描电路，包括：地址寄存器、加法器、地址边界比较器、地址边界寄存器、地址边界选择器、加数选择器、进位位选择开关、结束信号选择器和控制字。所述地址寄存器连接存储器地址线、地址边界选择器和加法器；所述加法器连接加数选择器和进位位选择开关；所述地址边界比较器连接地址边界寄存器、地址边界选择器、进位位选择开关和结束信号选择器；所述控制字连接加数选择器、进位位选择开关、地址边界选择器和结束信号选择器。本发明还公开了一种存储器的BIST地址扫描方法。本发明的BIST地址扫描电路及其扫描方法支持多维地址空间的多存储器系统的测试，能测试各种类型的存储器。

公开(公告)号：CN111696617B

公开(公告)日：2023-10-20

申请号：CN202010465009.5

申请日：2020-05-28

申请人： 上海华虹宏力半导体制造有限公司

发明人： 徐佳斌 ,  赵锋 ,  周喆 ,  高璐

IPC分类号： G11C29/50 ,  G11C29/56

摘要： 本申请涉及半导体集成电路设计和测试技术领域，具体涉及一种非挥发性存储器读数据速度测试电路和测试方法。其中，测试电路包括读信号路径，其输出端连接非挥发性存储器的读取端；读信号路径能够根据测试时钟信号，输出读信号给读信号输入端；地址路径，其包括用于输出经过时序平衡的地址信号的第一地址单元和时序平衡选择器，时序平衡选择器用于选择并输出第一地址单元的输出信号；比对输出路径，其比对端连接非挥发性存储器的输出端，用于将非挥发性存储器输出端的输出数据与预设的比对数据进行比对，并输出比对结果，可以解决相关技术中非挥发性存储器读取数据的时间TAA的测算出现偏差的问题，能够提高TAA测试的精度。

公开(公告)号：CN111564174A

公开(公告)日：2020-08-21

申请号：CN202010326525.X

申请日：2020-04-23

申请人： 上海华虹宏力半导体制造有限公司

发明人： 刘芳芳 ,  高璐

IPC分类号： G11C29/00

摘要： 本发明提供一种支持块擦除的数字冗余电路及其操作方法，存储器、存储器中的多个块；每个块中包含多个行，多个行中包含一部分坏行；每个行对应一个该存储器工作时的当前地址；其中每个坏行还对应一个坏行地址和用于替换该坏行的冗余行；每个冗余行对应一个冗余地址；每个坏行对应的坏行地址和其当前地址共同连接一个多路复用器的输入端；每个多路复用器的输出端连接一个空地址。本发明的所述支持块擦除的数字冗余电路及其操作方法，在进行块操作时，当同一块中的两个坏行地址被选中的情况下，能够将被选中的两个坏行地址同时替换，从而实现块操作。

公开(公告)号：CN106059579B

公开(公告)日：2019-01-04

申请号：CN201610485393.9

申请日：2016-06-28

申请人： 上海华虹宏力半导体制造有限公司

发明人： 高璐

IPC分类号： H03L7/24

摘要： 本发明公开一种Oscillator(简称OSC)频率自动校准及测试的电路结构和方法，所述电路结构包括：参数调整电路、OSC振荡器、模式选择电路、校准模式计数电路、绝对误差计算电路、趋势判断电路、测试模式频率计算电路和标志产生电路。本发明的自动校准测试电路包括频率校准模式和频率测试两种模式，在频率校准模式下，当校准模式计数电路计算的绝对误差趋势由减小变增大时结束校准，避免出现高频时钟且加快了自动校准的速度；在频率测试模式下，由测试模式频率计算电路产生计数并换算成OSC的频率值，通过标志产生电路产生输出标志，随后输出频率计数器的结果，得到的OSC频率精度小于千分之一，电路端口可复用，且电路可工作在非高频工作模式，对电路的速度要求低。

公开(公告)号：CN104575620B

公开(公告)日：2017-08-08

申请号：CN201410503104.4

申请日：2014-09-26

申请人： 上海华虹宏力半导体制造有限公司

发明人： 高璐 ,  赵锋

IPC分类号： G11C29/46

摘要： 本发明公开了一种非挥发性存储器读数据速度的校准电路，其两个D触发器的时钟端都连接读数据时钟信号，第一个D触发器的Q端通过一个反相器连接到D端，第二个D触发器的D端连接数据逻辑处理单元的输出端、Q端连接到RS触发器的S端；第一个D触发器的Q端输出切换开关组的切换信号，使得数据逻辑处理单元的输入端在读取第一数据和第二数据的两种状态间切换，并使得在正常读取速度下数据逻辑处理单元输出1、非正常读取速度下输出0；RS触发器的R端连接使能信号，Q端用于检测读取速度是否正常。本发明还公开了一种非挥发性存储器读数据速度的校准方法。本发明能避免亚稳态所带来的问题。

公开(公告)号：CN103871481A

公开(公告)日：2014-06-18

申请号：CN201210535905.X

申请日：2012-12-12

申请人： 上海华虹宏力半导体制造有限公司

发明人： 高璐 ,  赵锋

IPC分类号： G11C29/56

摘要： 本发明公开了一种用于非挥发性存储器的逻辑控制器，包括：模式选择模块、上电逻辑模块、数据读写模块、自动检测模块及测试控制模块。模式选择模块用于产生工作状态及工作模式。上电逻辑模块完成在用户状态下模拟量一顺序载入、自动调整以及测试状态下的单步调试。测试控制模块完成在测试状态下包括电流电压在内的模拟量二的手动测试，并通过测试输出端口输出测试结果。自动检测模块用于对存储阵列的数据的进行自动比较及检测。数据读写模块能在写过程中控制高压产生模块并完成数据的读写操作。非挥发性存储器和外部模块之间通过调试总线进行数据交换。本发明能实现非挥发性存储器的自动操作及测试，能简化系统的连接。

公开(公告)号：CN111696614B

公开(公告)日：2022-06-21

申请号：CN202010475586.2

申请日：2020-05-29

申请人： 上海华虹宏力半导体制造有限公司

发明人： 高璐

IPC分类号： G11C29/18 ,  G11C29/44

摘要： 本发明公开了非挥发性存储器冗余存储的控制测试电路及控制测试方法，包括模式控制模块、冗余地址载入模块、寄存器组和地址比较器；模式控制模块用于确定工作模式；在测试模式下，地址比较器产生测试的存储阵列地址和冗余存储阵列使能信号，对NVM存储阵列进行测试并将错误行地址及有效位标识写入NVM存储阵列的OTP区域中；在自动载入模式下，冗余地址载入模块将错误行地址和有效位标识通过校验读出且当校验通过后存入寄存器组；在用户工作模式下，地址比较器产生存储阵列地址和冗余存储阵列使能信号，并自动利用冗余存储阵列行替换NVM存储阵列中的错误行。本发明将测试模式和用户工作模式下的替换功能融于一体，提高了良率，简化了客户设计及操作。