-
公开(公告)号：CN103311913A
公开(公告)日：2013-09-18
申请号：CN201210063852.6
申请日：2012-03-12
申请人： 上海华虹NEC电子有限公司
摘要： 本发明公开了一种静电保护触发电路，包括：第一开关电路、第二开关电路、第一PMOS管、第二PMOS管和第一NMOS管；第一PMOS管和第二PMOS管的源极接静电进入端，第一PMOS管的栅极接地，第一PMOS管的漏极与第一开关电路的输出端、第二PMOS管的栅极和第二NMOS管的栅极相连；第一开关电路的输入端、第一NMOS管的源极和第二开关电路的输出端均接地；第一NMOS管的漏极、第二PMOS管的漏极与第二开关电路的输入端相连，作为本电路的触发输出端接N型ESD保护器件的栅极/衬底端。本发明的静电保护触发电路具有低触发电压，高电流泄放能力，能为静电保护器件提供稳定、快速的触发源。
-
公开(公告)号：CN103378089A
公开(公告)日：2013-10-30
申请号：CN201210133339.X
申请日：2012-04-28
申请人： 上海华虹NEC电子有限公司
IPC分类号： H01L27/02
摘要： 本发明公开了一种高压静电保护结构，包括：第一低压PMOS，形成于硅衬底P型外延上的N型埋层中；一高压硅控整流器，形成在硅衬底的P型外延上，由形成于第一高压P阱中的N+扩散区和P+扩散区，以及形成于第一高压N阱中的N+扩散区和P+扩散区组成；第一低压PMOS和高压硅控整流器之间形成有第二高压P阱，第二高压P阱中的P+扩散区接地；第一低压PMOS的源栅短接并与其低压N阱中的N+扩散区和静电进入端相连；第一低压PMOS的漏极通过第一电阻与静电进入端相连；第一高压P阱中的N+扩散区和P+扩散区短接并与地相连，第一高压N阱中的N+扩散区和P+扩散区短接并与第一低压PMOS的漏极相连。本发明能应用于BCD工艺，能有效降低触发闩锁效应发生的高压静电保护结构。
-
公开(公告)号：CN103311235A
公开(公告)日：2013-09-18
申请号：CN201210063844.1
申请日：2012-03-12
申请人： 上海华虹NEC电子有限公司
IPC分类号： H01L27/02
摘要： 本发明公开了一种静电保护器件，包括：2N个并列形成于一P阱上NMOS结构，所述并列NMOS结构的最外侧为源区，所述最外侧源区的外侧形成有P型有源区，相邻的NMOS结构之间共源区/共漏区，N≥1；每个NMOS结构包括：一栅极和两隔离侧墙，形成于所述P阱上；一源区，位于所述栅极一侧NLDD注入区中，所述NLDD注入区位于所述P阱中；一漏区，位于所述栅极另一侧所述NLDD注入区中；本器件栅极、源区和P型有源区均接地，漏区均连接到输入输出焊垫端；其中，共漏区上方形成有NLDD注入阻挡区，以阻挡在此区域下方形成的NLDD注入区。本发明的静电保护器件能降低静电保护器件的开启电压，防止由于栅氧击穿导致的器件失效，提高静电保护器件的静电承受能力。
-
公开(公告)号：CN103545365A
公开(公告)日：2014-01-29
申请号：CN201210240391.5
申请日：2012-07-12
申请人： 上海华虹NEC电子有限公司
CPC分类号： H01L29/7816 , H01L29/0684
摘要： 本发明公开了一种用于静电保护的高压NLDMOS结构，包括一N型LDMOS，形成于一硅衬底上方的N型埋层内；N型LDMOS排列成多指状结构；位于两个漏区之间的源区为共源区；所述漏区的有源区内由N型有源区与P型有源区沿长度方向相间排布；所述共源区内插入P型有源区，P型有源区嵌入在N型有源区内，P型有源区将源区内的N型有源区分别隔开；P型有源区与N型有源区沿长度方向相间排布；所有的漏极共连接ESD进入端，所有的源极共连接地，所有的栅极共连接信号端。本发明通过改变源区上靠近栅极的P+扩散区的宽度，能够有效调整触发电流和骤回电压。本发明用于高压静电保护，既可以有效地提高LDMOS的抗闩锁能力，又能够保证其静电防护能力不受影响。
-
公开(公告)号：CN103426878A
公开(公告)日：2013-12-04
申请号：CN201210152866.5
申请日：2012-05-16
申请人： 上海华虹NEC电子有限公司
IPC分类号： H01L27/02
摘要： 本发明公开了一种高压NLDMOS静电保护结构，在硅衬底上排列成多指状，包括：硅衬底上部形成有交替排列的高压N阱和高压P阱，器件左右最外侧的高压N阱中形成有相间排布的N型注入区和P型注入区，器件中间的高压N阱中形成有N型注入区，高压P阱中形成有相间排布N型注入区和P型注入区，多晶硅栅形成于高压N阱和高压P阱相接处的上方；所有高压P阱中的N型注入区和P型注入区相连接地，左右最外侧的高压N阱中的P型注入区与该高压N阱中一N型注入区相连接静电输入端，所有器件中间高压N阱中的N型注入区接静电输入端，所有多晶硅栅接信号端。本发明的高压NLMOS静电保护结构能提高现有NLDMOS器件静电自保护能力。
-
-
-
-
搜索结果
5 条记录 (耗时 0.024 秒)
