一种基于FPGA的串行差分通信数据采集系统及方法

    公开(公告)号:CN114003530A

    公开(公告)日:2022-02-01

    申请号:CN202111269365.0

    申请日:2021-10-29

    申请人: 上海大学

    IPC分类号: G06F13/38 H03M9/00

    摘要: 本发明提供一种基于FPGA的串行差分通信数据采集系统及方法,属于数据传输技术领域,包括时钟管理单元、相位同步单元、字同步单元、通道同步单元、输入单元、信号延时单元、串并转换单元、通道延时单元及通道选择控制单元,通道选择控制单元逐一选择待同步延时数据,相位同步单元根据相位同步启动信号及待同步延时数据控制信号延时单元对单端信号相位同步,然后,字同步单元控制串并转换单元根据字同步控制信号,对对应的相位同步串行数据进行字同步,并在所有待同步延时数据均进行相位同步和字同步完成后,进行通道同步。通过将相位同步、字同步和通道同步结合,实现了自动调整数据与时钟的对齐关系,提高了数据采集的效率。

    基于FPGA的Roberts边沿检测器

    公开(公告)号:CN102841773A

    公开(公告)日:2012-12-26

    申请号:CN201210219234.6

    申请日:2012-06-29

    申请人: 上海大学

    IPC分类号: G06F5/06

    摘要: 本发明涉及一种基于FPGA的Roberts边沿检测器。它包括:一个16寄存器、一个同步FIFO、一个核心控制器模块、一个梯度计算模块和一个图像分割模块。在发送端,输入数据经过一个16为寄存器和深度640的同步FIFO缓存后实现两个像素同时输入到梯度计算模块,然后当梯度计算模块中的正方形窗为满时计算该点像素梯度值,并输入到图像分割模块实现边沿提取,最终从输出端口输出像素数据,整个过程的时序由核心控制模块控制。

    一种基于FPGA的串行差分通信数据采集系统及方法

    公开(公告)号:CN114003530B

    公开(公告)日:2023-04-11

    申请号:CN202111269365.0

    申请日:2021-10-29

    申请人: 上海大学

    IPC分类号: G06F13/38 H03M9/00

    摘要: 本发明提供一种基于FPGA的串行差分通信数据采集系统及方法,属于数据传输技术领域,包括时钟管理单元、相位同步单元、字同步单元、通道同步单元、输入单元、信号延时单元、串并转换单元、通道延时单元及通道选择控制单元,通道选择控制单元逐一选择待同步延时数据,相位同步单元根据相位同步启动信号及待同步延时数据控制信号延时单元对单端信号相位同步,然后,字同步单元控制串并转换单元根据字同步控制信号,对对应的相位同步串行数据进行字同步,并在所有待同步延时数据均进行相位同步和字同步完成后,进行通道同步。通过将相位同步、字同步和通道同步结合,实现了自动调整数据与时钟的对齐关系,提高了数据采集的效率。

    毫米波段共面波导馈电的单层介质板Fabry-Perot天线

    公开(公告)号:CN104134860A

    公开(公告)日:2014-11-05

    申请号:CN201410312399.7

    申请日:2014-07-02

    申请人: 上海大学

    IPC分类号: H01Q1/38 H01Q13/10

    摘要: 本发明涉及一种毫米波段共面波导馈电的高增益单层介质板Fabry-Perot天线。它包括上层的频率选择性表面、中间层的介质基板和下层的馈电及辐射结构。本发明在35GHz中心频率上,具有16.3dBi的增益和9.5%的阻抗带宽,此外还在传统Fabry-Perot天线的基础上做了一定的改进,使得天线只需一层介质板,省去了空气层。馈电简单、低剖面和结构稳固的特点,将使本发明具有很大的工程应用前景。

    毫米波段共面波导馈电的单层介质板Fabry-Perot天线

    公开(公告)号:CN104134860B

    公开(公告)日:2016-10-19

    申请号:CN201410312399.7

    申请日:2014-07-02

    申请人: 上海大学

    IPC分类号: H01Q1/38 H01Q13/10

    摘要: 本发明涉及一种毫米波段共面波导馈电的高增益单层介质板Fabry‑Perot天线。它包括上层的频率选择性表面、中间层的介质基板和下层的馈电及辐射结构。本发明在35GHz中心频率上,具有16.3dBi的增益和9.5%的阻抗带宽,此外还在传统Fabry‑Perot天线的基础上做了一定的改进,使得天线只需一层介质板,省去了空气层。馈电简单、低剖面和结构稳固的特点,将使本发明具有很大的工程应用前景。

    基于并行流水线设计的CORDIC加速器

    公开(公告)号:CN102799412A

    公开(公告)日:2012-11-28

    申请号:CN201210234809.1

    申请日:2012-07-09

    申请人: 上海大学

    IPC分类号: G06F7/544

    摘要: 本发明涉及一种基于并行流水线设计的CORDIC加速器。它包括一个角度预处理模块、一个CORDIC内核模块、一个数据后端处理模块和一个控制器模块。本发明先将外部数据线,控制线读入相关的数据信号和控制信号至控制器模块,随后将待求的角度传输至角度预处理模块,然后将处理好的角度与从控制器模块读入的初值一起传送至CORDIC内核模块,其中CORDIC内核模块采用并行16级流水线结构,快速计算出通过角度预处理模块后角度的正弦和余弦这两个数值,随后将计算出的数据和从控制器模块输出的相位控制信号一同传送至后端数据处理模块,判定出所对应初始相位的正余弦值的正负,最后将正弦值,余弦值传送至控制器模块,根据外部控制信号需要正弦值或余弦值,给出相关的结果。