-
公开(公告)号：CN111858384B
公开(公告)日：2024-01-02
申请号：CN202010772436.8
申请日：2020-08-04
Applicant: 上海无线电设备研究所
IPC: G06F11/36
Abstract: 本发明公开了一种恒虚警检测软件单元的高效测试方法，包括以下步骤：步骤1：分析恒虚警软件单元，确定大数组输入输出变量，并仿真生成大数组输入数据；步骤2：创建通用驱动函数，对大数组输入数据进行赋值，获得赋值后的大数组输入变量；步骤3：将赋值后的大数组输入变量进行仿真测试，获得标准数组；步骤4：判定标准数组是否达到测试阈值，若达到，则完成测试；步骤5：若未达到，则重复步骤3‑5，直至完成测试。此发明解决了传统测试恒虚警检测软件单元效率低的问题，将驱动函数参数化、模块化，增强扩展性和通用性，自动比对大数据输出数组的预期值和实际值，避免了传统测试工具手动输入大数组数据和手动比对的不足，提高了软件测试的效率。
-
公开(公告)号：CN112099877B
公开(公告)日：2022-10-18
申请号：CN202011166242.X
申请日：2020-10-27
Applicant: 上海无线电设备研究所
Abstract: 本发明公开了一种远程烧写加载FPGA和DSP的方法，包括：信号处理机中的第一FLASH程序存储器包括：第一FPGA硬件分区用于存储FPGA跳转和烧写程序；第二FPGA硬件分区用于存储FPGA正式程序存储块有效标志；第三FPGA硬件分区用于存储若干个FPGA正式程序。信号处理机中的第二FLASH程序存储器包括第一DSP硬件分区用于存储DSP跳转和烧写程序；第二DSP硬件分区用于存储DSP正式程序存储块有效标志和DSP正式参数存储块有效标志；第三DSP硬件分区用于存储若干个DSP正式程序；第四DSP硬件分区用于存储若干个DSP正式参数。本发明可以在一个存储块内进行正式程序/参数的远程可靠的烧写、加载和切换，不影响其他存储块。
-
公开(公告)号：CN112099877A
公开(公告)日：2020-12-18
申请号：CN202011166242.X
申请日：2020-10-27
Applicant: 上海无线电设备研究所
Abstract: 本发明公开了一种远程烧写加载FPGA和DSP的方法，包括：信号处理机中的第一FLASH程序存储器包括：第一FPGA硬件分区用于存储FPGA跳转和烧写程序；第二FPGA硬件分区用于存储FPGA正式程序存储块有效标志；第三FPGA硬件分区用于存储若干个FPGA正式程序。信号处理机中的第二FLASH程序存储器包括第一DSP硬件分区用于存储DSP跳转和烧写程序；第二DSP硬件分区用于存储DSP正式程序存储块有效标志和DSP正式参数存储块有效标志；第三DSP硬件分区用于存储若干个DSP正式程序；第四DSP硬件分区用于存储若干个DSP正式参数。本发明可以在一个存储块内进行正式程序/参数的远程可靠的烧写、加载和切换，不影响其他存储块。
-
公开(公告)号：CN111858384A
公开(公告)日：2020-10-30
申请号：CN202010772436.8
申请日：2020-08-04
Applicant: 上海无线电设备研究所
IPC: G06F11/36
Abstract: 本发明公开了一种恒虚警检测软件单元的高效测试方法，包括以下步骤：步骤1：分析恒虚警软件单元，确定大数组输入输出变量，并仿真生成大数组输入数据；步骤2：创建通用驱动函数，对大数组输入数据进行赋值，获得赋值后的大数组输入变量；步骤3：将赋值后的大数组输入变量进行仿真测试，获得标准数组；步骤4：判定标准数组是否达到测试阈值，若达到，则完成测试；步骤5：若未达到，则重复步骤3-5，直至完成测试。此发明解决了传统测试恒虚警检测软件单元效率低的问题，将驱动函数参数化、模块化，增强扩展性和通用性，自动比对大数据输出数组的预期值和实际值，避免了传统测试工具手动输入大数组数据和手动比对的不足，提高了软件测试的效率。
-
-
-
Search Results
4
records
(took 0.032 seconds)
