-
公开(公告)号：CN103077130B
公开(公告)日：2016-03-16
申请号：CN201210593830.0
申请日：2012-12-31
申请人： 上海算芯微电子有限公司
IPC分类号： G06F12/0811
CPC分类号： Y02D10/13
摘要： 本发明公开了一种信息处理方法及装置。所述方法包括：规定视频像素数据和图形纹理数据在高速缓冲存储器中的数据组织形式；根据外部读取命令，获取待读取数据信息，确定待读取数据的数据类型；根据待读取数据信息及高速缓冲存储器标志信息，确定缺失数据；从片外存储器中读入缺失数据；将缺失数据按照数据组织形式填充高速缓冲存储器。所述装置包括：存储视频像素数据或图形纹理数据的高速缓冲存储器；与高速缓冲存储器、外部处理器及片外存储器相连的微处理器，适用于根据外部处理器发出的外部读取命令，从片外存储器中读入缺失数据，按照特定数据组织形式填充高速缓冲存储器。本发明采用复用技术，节省了芯片面积，降低了芯片功耗。
-
公开(公告)号：CN103327316A
公开(公告)日：2013-09-25
申请号：CN201210078986.5
申请日：2012-03-22
申请人： 上海算芯微电子有限公司
摘要： 本发明提出了一种视频宏块的上下文信息存取方法和系统，该方法包括：在编解码器对当前宏块进行编码或解码时，所述编解码器读取保存在宏块上下文存储器中的相邻宏块的上下文信息，以及保存在子宏块上下文存储器中的所述当前宏块内部的子宏块的上下文信息；所述编解码器根据所述相邻宏块的上下文信息以及所述子宏块的上下文信息对所述当前宏块进行编码或解码；在进行所述当前宏块的编码和解码的过程中，在所述子宏块上下文存储器中更新并保存所述子宏块的上下文信息；在完成所述当前宏块的编码和解码之后，提取当前宏块的上下文信息并保存在宏块上下文存储器中。
-
公开(公告)号：CN103327315A
公开(公告)日：2013-09-25
申请号：CN201210078974.2
申请日：2012-03-22
申请人： 上海算芯微电子有限公司
摘要： 本发明涉及一种动态可回退码流缓冲模块系统与方法，该系统包括：前端工作缓冲模块，在输出该第一缓冲数据的同时从该前端工作缓冲模块中删除该第一缓冲数据；前端影子缓冲模块，当从前端工作缓冲模块中删除该第一缓冲数据时在该前端影子缓冲模块中保留第一缓冲数据；后端缓冲模块，当确定该后端缓冲模块完成了第一缓冲数据的输出后，向影子缓冲控制模块发出控制命令；影子缓冲控制模块，响应于所述控制命令，删除所述前端影子缓冲模块中的所述第一缓冲数据；回退操作控制器，响应于回退指令使该系统停止操作，重置前端工作缓冲模块和后端缓冲模块，将前端影子缓冲模块中的数据完整地复制到重置后的前端工作缓冲模块中，然后使该系统恢复操作。
-
公开(公告)号：CN103365805B
公开(公告)日：2017-02-15
申请号：CN201210098447.8
申请日：2012-04-06
申请人： 上海算芯微电子有限公司
摘要： 本发明提出了一种动态切换多路输入/输出接口系统与方法，其中该动态切换多路输入接口系统包括：多个输入路径，每个输入路径包括：输入缓冲器，该输入缓冲器接收并缓冲输入数据，并将与该输入缓冲器相对应的状态数据保存至状态寄存器；状态寄存器，保存所述状态数据；以及切换控制器，接收当前切换指令，并将所述多个输入路径中的由该当前切换指令指定的输入缓冲器的输出切换至切换控制器的数据输出端，并将所述多个输入路径中的由该当前切换指令指定的状态寄存器的输出切换至切换控制器的状态输出端。
-
公开(公告)号：CN103077129B
公开(公告)日：2016-07-13
申请号：CN201210593826.4
申请日：2012-12-31
申请人： 上海算芯微电子有限公司
IPC分类号： G06F12/08
摘要： 本发明公开了一种信息处理方法和装置，适用于可预取的高速缓存。所述方法包括：根据外部读取命令，获取待读取数据信息，根据待读取数据信息及高速缓冲存储器标志信息，确定高速缓冲存储器中的缺失数据；将缺失数据排序，形成读取命令队列和对应的填充命令队列；按照读取命令队列依次从片外存储器中读入缺失数据；根据填充命令队列依次将缺失数据填充高速缓冲存储器。所述装置包括：高速缓冲存储器、微处理器、用于存储读取命令队列的第一暂存器、用于存储填充命令队列的第二暂存器。本发明能避免或减少高速缓冲存储器的拥堵现象，从而提高系统芯片的处理速度。
-
公开(公告)号：CN103327314A
公开(公告)日：2013-09-25
申请号：CN201210078973.8
申请日：2012-03-22
申请人： 上海算芯微电子有限公司
摘要： 本发明涉及一种基于通用格式码表的可变长解码装置和方法，该装置包括：指令译码器，输出指令译码结果；地址计算器，根据所述指令译码结果或地址状态寄存器返回的地址状态变量计算码表地址并读取输入码流中的数据；码表存储器，用于存储码表数据，根据地址计算器提供的码表地址和输入码流中的数据来输出码表中的表项；表项译码器，接收码表存储器输出的表项并进行译码，确定地址状态变量和语法状态变量；地址状态寄存器，接收地址状态变量并输出给地址计算器；语法状态寄存器，接收语法状态变量并在解码结束时输出该语法状态变量；码表装配器，接收码表数据并加载到码表存储器中，码表数据包含多个码表且针对不同的视频标准具有统一的通用格式。
-
公开(公告)号：CN103327316B
公开(公告)日：2016-08-10
申请号：CN201210078986.5
申请日：2012-03-22
申请人： 上海算芯微电子有限公司
IPC分类号： H04N19/423 , H04N19/91 , H04N19/176
摘要： 本发明提出了一种视频宏块的上下文信息存取方法和系统，该方法包括：在编解码器对当前宏块进行编码或解码时，所述编解码器读取保存在宏块上下文存储器中的相邻宏块的上下文信息，以及保存在子宏块上下文存储器中的所述当前宏块内部的子宏块的上下文信息；所述编解码器根据所述相邻宏块的上下文信息以及所述子宏块的上下文信息对所述当前宏块进行编码或解码；在进行所述当前宏块的编码和解码的过程中，在所述子宏块上下文存储器中更新并保存所述子宏块的上下文信息；在完成所述当前宏块的编码和解码之后，提取当前宏块的上下文信息并保存在宏块上下文存储器中。
-
公开(公告)号：CN103327314B
公开(公告)日：2016-06-29
申请号：CN201210078973.8
申请日：2012-03-22
申请人： 上海算芯微电子有限公司
IPC分类号： H04N19/169 , H04N19/91
摘要： 本发明涉及一种基于通用格式码表的可变长解码装置和方法，该装置包括：指令译码器，输出指令译码结果；地址计算器，根据所述指令译码结果或地址状态寄存器返回的地址状态变量计算码表地址并读取输入码流中的数据；码表存储器，用于存储码表数据，根据地址计算器提供的码表地址和输入码流中的数据来输出码表中的表项；表项译码器，接收码表存储器输出的表项并进行译码，确定地址状态变量和语法状态变量；地址状态寄存器，接收地址状态变量并输出给地址计算器；语法状态寄存器，接收语法状态变量并在解码结束时输出该语法状态变量；码表装配器，接收码表数据并加载到码表存储器中，码表数据包含多个码表且针对不同的视频标准具有统一的通用格式。
-
公开(公告)号：CN103581675A
公开(公告)日：2014-02-12
申请号：CN201210279293.2
申请日：2012-08-07
申请人： 上海算芯微电子有限公司
IPC分类号： H04N19/122 , H04N19/124 , H04N19/60
摘要： 本发明提出了一种视频数据的压缩/解压缩方法及系统，该压缩方法包括：1）将存储器中的视频数据分割为多个具有统一规格的基本单元，每个所述基本单元包括至少一个数据块；2）读取所述基本单元，3）对读取的所述基本单元进行压缩并输出所述基本单元的压缩数据；其中3）包括：3.1)对读取的基本单元中的各个数据块并行地进行压缩编码，获得所述各个数据块的压缩数据；3.2)输出所述各个数据块的压缩数据，从而获得所述基本单元的压缩数据。
-
公开(公告)号：CN103581674A
公开(公告)日：2014-02-12
申请号：CN201210279115.X
申请日：2012-08-07
申请人： 上海算芯微电子有限公司
IPC分类号： H04N19/122 , H04N19/124 , H04N19/60
摘要： 本发明提出了一种视频数据的压缩/解压缩方法及系统，其中该压缩方法包括：1）将存储器中的视频数据分割为多个具有统一尺寸的基本单元；2）读取所述基本单元；3）对读取的所述基本单元进行压缩并得到具有预定尺寸的压缩单元；4）将所述压缩单元保存到存储器中。
-
-
-
-
-
-
-
-
-
搜索结果
36 条记录 (耗时 0.028 秒)
