-
公开(公告)号:CN106772264A
公开(公告)日:2017-05-31
申请号:CN201610996221.8
申请日:2016-11-11
申请人: 上海航天测控通信研究所
IPC分类号: G01S7/282
摘要: 本发明涉及一种地面和星载通用的超宽带雷达信号发生装置,与上位机连接,包括总线控制通信模块、宽带波形发生模块和模拟校正信号产生模块,总线控制通信模块,接收上位机发出的控制指令,并产生波形控制信号;宽带波形发生模块,包括相互连接的FPGA子模块和DAC,FPGA子模块包括FPGA,其接收波形控制信号,产生并行数字信号,DAC接收并行数字信号进行并串转换,输出雷达波形;模拟校正信号产生模块,对接收到的雷达波形先进行上变频、N倍频和下变频到设定的频段,最后通过功分器和数控衰减器输出一路和通道、两路差通道的模拟校正信号。与现有技术相比,本发明具有结构简单、可靠性高、容易实现的特点。
-
公开(公告)号:CN103439690B
公开(公告)日:2016-04-06
申请号:CN201310380886.2
申请日:2013-08-28
申请人: 上海航天测控通信研究所
IPC分类号: G01S7/02
摘要: 本发明公开了一种超宽带雷达频率综合器装置,具体为:直接频率合成器接收一时钟信号,并产生鉴相频率信号,鉴相频率信号经声表面波滤波器滤波后,送至集成数字鉴相器的参考时钟信号输入端口,压控振荡器输出的射频信号经耦合功率分配器分配得到一路直通信号和一路耦合信号,直通信号即为频率综合器的超宽带信号输出,耦合信号经分频器分频后进入集成数字鉴相器的射频输入端口,集成数字鉴相器对射频输入端口和参考时钟信号输入端口的信号鉴相后输出压控信号,压控信号经环路滤波器滤波后输入到压控振荡器的压控端口。本发明解决了雷达频率综合器设备实现4G以上带宽同时保证小型化的问题,达到了电路简单,容易实现的有益效果。
-
公开(公告)号:CN103439690A
公开(公告)日:2013-12-11
申请号:CN201310380886.2
申请日:2013-08-28
申请人: 上海航天测控通信研究所
IPC分类号: G01S7/02
摘要: 本发明公开了一种超宽带雷达频率综合器装置,具体为:直接频率合成器接收一时钟信号,并产生鉴相频率信号,鉴相频率信号经声表面波滤波器滤波后,送至集成数字鉴相器的参考时钟信号输入端口,压控振荡器输出的射频信号经耦合功率分配器分配得到一路直通信号和一路耦合信号,直通信号即为频率综合器的超宽带信号输出,耦合信号经分频器分频后进入集成数字鉴相器的射频输入端口,集成数字鉴相器对射频输入端口和参考时钟信号输入端口的信号鉴相后输出压控信号,压控信号经环路滤波器滤波后输入到压控振荡器的压控端口。本发明解决了雷达频率综合器设备实现4G以上带宽同时保证小型化的问题,达到了电路简单,容易实现的有益效果。
-
公开(公告)号:CN110646767B
公开(公告)日:2022-12-09
申请号:CN201910916572.7
申请日:2019-09-25
申请人: 上海航天测控通信研究所
摘要: 本申请提供了一种脉冲相参应答装置,主要由微波变频组合、中频滤波放大组合、数字处理组合和整机电源模块构成,微波变频组合主要包括环形器、限幅器、预选滤波器、低噪放、下变频器、锁相源、参考晶振、上变频器、射频滤波器和固态功放模块,中频滤波放大组合主要包括中频滤波器、前中放、功分器、检波器、选频滤波器和后中放,数字处理组合主要包括双路高速A/D电路、时钟驱动器、高速D/A电路、FPGA信号处理电路、RS422接口电路、EEPROM和遥测参数产生电路。本申请可以通过RS422接口电路和EEPROM,在产品软硬件平台固化后,快速、方便地满足不同场合转发脉冲延迟时间、整机封闭时间等参数的调整需求。
-
公开(公告)号:CN110365334B
公开(公告)日:2022-11-11
申请号:CN201910635943.4
申请日:2019-07-15
申请人: 上海航天测控通信研究所
IPC分类号: H03L7/10
摘要: 本发明公开了一种提高测速应答机相参转发信号相位精度的设计方法,旨在提供一种在测速应答机数字处理部分,通过计算得到影响相位误差的关键变量位宽选择范围,实现在不浪费)3*$计算资源使用率的情况下减小相位误差,使转发信号相位精度仅受限于频率源稳定度等外部硬件指标的方法。本发明通过下述技术方案予以实现:根据转发信号相位误差与数字相参转发计算的量化误差之间的关系,得到影响相位误差的关键变量;结合测速应答机技术要求以及频率源稳定度等外部硬件指标计算得到关键变量的位宽选择范围,通过位宽选取,最大程度降低)3*$等数字电路引入的相位误差,提高转发信号相位精度。本发明具有工程实用性,可显著降低相位误差,提高测速应答机转发信号的精度。
-
公开(公告)号:CN107017879B
公开(公告)日:2021-06-22
申请号:CN201710222311.6
申请日:2017-04-06
申请人: 上海航天测控通信研究所
摘要: 本发明公开了一种对带副载波调制的高频信号进行副载波解码的系统及方法,包括功率调整电路、分频器电路、数字锁相环电路、数字译码电路和显示终端,功率调整电路用于对高频信号进行功率放大或衰减,使信号幅度控制在分频器电路所需的功率范围内;分频器电路用于将高频信号的频率降至20MHz左右带副载频信息的中频信号;数字锁相环电路用于对本振源的输出频率进行预置,分频后的中频信号与本振源预置信号进行正交下变频、抽取滤波,再经数字鉴相、环路滤波与可控振荡器形成锁相环路;数字译码电路在环路锁定状态下,取出环路鉴相器输出的误差交流信号,与一个或多个已知副载波信号进行相干滤波,从而实时检测出高频信号中所带的副载频时序信息,并通过显示终端显示。
-
公开(公告)号:CN110646767A
公开(公告)日:2020-01-03
申请号:CN201910916572.7
申请日:2019-09-25
申请人: 上海航天测控通信研究所
摘要: 本申请提供了一种脉冲相参应答装置,主要由微波变频组合、中频滤波放大组合、数字处理组合和整机电源模块构成,微波变频组合主要包括环形器、限幅器、预选滤波器、低噪放、下变频器、锁相源、参考晶振、上变频器、射频滤波器和固态功放模块,中频滤波放大组合主要包括中频滤波器、前中放、功分器、检波器、选频滤波器和后中放,数字处理组合主要包括双路高速A/D电路、时钟驱动器、高速D/A电路、FPGA信号处理电路、RS422接口电路、EEPROM和遥测参数产生电路。本申请可以通过RS422接口电路和EEPROM,在产品软硬件平台固化后,快速、方便地满足不同场合转发脉冲延迟时间、整机封闭时间等参数的调整需求。
-
公开(公告)号:CN106772264B
公开(公告)日:2020-02-18
申请号:CN201610996221.8
申请日:2016-11-11
申请人: 上海航天测控通信研究所
IPC分类号: G01S7/282
摘要: 本发明涉及一种地面和星载通用的超宽带雷达信号发生装置,与上位机连接,包括总线控制通信模块、宽带波形发生模块和模拟校正信号产生模块,总线控制通信模块,接收上位机发出的控制指令,并产生波形控制信号;宽带波形发生模块,包括相互连接的FPGA子模块和DAC,FPGA子模块包括FPGA,其接收波形控制信号,产生并行数字信号,DAC接收并行数字信号进行并串转换,输出雷达波形;模拟校正信号产生模块,对接收到的雷达波形先进行上变频、N倍频和下变频到设定的频段,最后通过功分器和数控衰减器输出一路和通道、两路差通道的模拟校正信号。与现有技术相比,本发明具有结构简单、可靠性高、容易实现的特点。
-
公开(公告)号:CN110365334A
公开(公告)日:2019-10-22
申请号:CN201910635943.4
申请日:2019-07-15
申请人: 上海航天测控通信研究所
IPC分类号: H03L7/10
摘要: 本发明公开了一种提高测速应答机相参转发信号相位精度的设计方法,旨在提供一种在测速应答机数字处理部分,通过计算得到影响相位误差的关键变量位宽选择范围,实现在不浪费)3*$计算资源使用率的情况下减小相位误差,使转发信号相位精度仅受限于频率源稳定度等外部硬件指标的方法。本发明通过下述技术方案予以实现:根据转发信号相位误差与数字相参转发计算的量化误差之间的关系,得到影响相位误差的关键变量;结合测速应答机技术要求以及频率源稳定度等外部硬件指标计算得到关键变量的位宽选择范围,通过位宽选取,最大程度降低)3*$等数字电路引入的相位误差,提高转发信号相位精度。本发明具有工程实用性,可显著降低相位误差,提高测速应答机转发信号的精度。
-
公开(公告)号:CN109560834A
公开(公告)日:2019-04-02
申请号:CN201811492958.1
申请日:2018-12-07
申请人: 上海航天测控通信研究所
摘要: 本发明公开了一种相参应答机的集成设计方法,旨在提供一种在多转发比相参应答机中利用模数、数模转换器件特性减少变频次数,结合数字频率精确修正的方法实现射频前端整合,从而提高集成度的方法。本发明通过下述技术方案实现:在模数转换器频率范围内进行带通采样以取代中频下变频,同时利用数模转换器高阶次频率分量以取代中频上变频,从而简化变频过程;进一步结合数字频率精确修正的方法,统一转发比不同的多个收发通道的射频本振,使多个射频前端可以共用,从而简化多转发比相参应答机的实现。该方法大幅简化应答机硬件设计且架构通用,可显著提高多转发比相参应答机的集成度。
-
-
-
-
-
-
-
-
-