基于微内核架构的嵌入式分区操作系统及其设计方法

    公开(公告)号:CN110471647B

    公开(公告)日:2023-10-03

    申请号:CN201910743938.5

    申请日:2019-08-13

    IPC分类号: G06F8/20 G06F9/4401

    摘要: 本发明公开了基于微内核架构的嵌入式分区操作系统及其设计方法,该设计方法包括:第一步骤:系统整体设计,规划整个操作系统的架构,对微内核应具备的功能提出要求,对微内核与分区之间的应用程序接口做出规定,明确分区所承担的功能;第二步骤:微内核架构设计,对微内核的结构做出详细说明,细分出各个模块并标定功能;第三步骤:分区设计,设定分区的详细结构。本发明利用微内核提升嵌入式分区操作系统的实时性,通过最简化内核功能,保留基本资源,以最低的开销,保证实时调度策略和系统调用的确定性,从而实现分区间的高效通信和快速上下文切换。

    抗单粒子翻转的加固系统及方法

    公开(公告)号:CN109491821A

    公开(公告)日:2019-03-19

    申请号:CN201811323190.5

    申请日:2018-11-06

    IPC分类号: G06F11/07

    摘要: 本发明提供了一种抗单粒子翻转的加固系统及方法,包括:模式选择输入接口、位流存储器、加固系统控制器、软纠错控制器IP核、遥控遥测接口、现场可编程门阵列FPGA;其中:位流存储器,用于存储FPGA的位流,以对FPGA的配置、回读以及刷新操作提供源数据;加固系统控制器,用于加载FPGA的配置数据、完成接口协议转换,以及对软纠错控制器IP核的状态进行监控;软纠错控制器IP核,用于执行对FPGA配置的回读、检测及纠错操作。本发明通过采用软纠错控制器IP核实现了精确到帧的单粒子翻转错误实时监测及修正,将回读刷新对系统机能的影响降到最低,从而保证了新型Xilinx FPGA宇航应用的稳定性。

    抗单粒子翻转的加固系统及方法

    公开(公告)号:CN109491821B

    公开(公告)日:2022-07-01

    申请号:CN201811323190.5

    申请日:2018-11-06

    IPC分类号: G06F11/07

    摘要: 本发明提供了一种抗单粒子翻转的加固系统及方法,包括:模式选择输入接口、位流存储器、加固系统控制器、软纠错控制器IP核、遥控遥测接口、现场可编程门阵列FPGA;其中:位流存储器,用于存储FPGA的位流,以对FPGA的配置、回读以及刷新操作提供源数据;加固系统控制器,用于加载FPGA的配置数据、完成接口协议转换,以及对软纠错控制器IP核的状态进行监控;软纠错控制器IP核,用于执行对FPGA配置的回读、检测及纠错操作。本发明通过采用软纠错控制器IP核实现了精确到帧的单粒子翻转错误实时监测及修正,将回读刷新对系统机能的影响降到最低,从而保证了新型Xilinx FPGA宇航应用的稳定性。

    基于微内核架构的嵌入式分区操作系统及其设计方法

    公开(公告)号:CN110471647A

    公开(公告)日:2019-11-19

    申请号:CN201910743938.5

    申请日:2019-08-13

    IPC分类号: G06F8/20 G06F9/4401

    摘要: 本发明公开了基于微内核架构的嵌入式分区操作系统及其设计方法,该设计方法包括:第一步骤:系统整体设计,规划整个操作系统的架构,对微内核应具备的功能提出要求,对微内核与分区之间的应用程序接口做出规定,明确分区所承担的功能;第二步骤:微内核架构设计,对微内核的结构做出详细说明,细分出各个模块并标定功能;第三步骤:分区设计,设定分区的详细结构。本发明利用微内核提升嵌入式分区操作系统的实时性,通过最简化内核功能,保留基本资源,以最低的开销,保证实时调度策略和系统调用的确定性,从而实现分区间的高效通信和快速上下文切换。