兼容线性和非线性激活函数的数字电路、相关设备及方法

    公开(公告)号:CN117391164A

    公开(公告)日:2024-01-12

    申请号:CN202311408913.2

    申请日:2023-10-26

    IPC分类号: G06N3/063 G06N3/048

    摘要: 本申请提供了一种兼容线性和非线性激活函数的数字电路、相关设备及方法,兼容线性和非线性激活函数的数字电路包括线性和非线性激活函数判决模块、非线性激活模块、线性激活模块和乘法器单元,通过线性和非线性激活函数判决模块、非线性激活模块、线性激活模块和乘法器单元,可以对线性激活函数和非线性激活函数进行计算,使得神经网络硬件加速器可以兼容线性激活函数和非线性激活函数,提高神经网络硬件加速器的通用性。

    兼容线性和非线性激活函数的数字电路、相关设备及方法

    公开(公告)号:CN117391164B

    公开(公告)日:2024-05-03

    申请号:CN202311408913.2

    申请日:2023-10-26

    IPC分类号: G06N3/063 G06N3/048

    摘要: 本申请提供了一种兼容线性和非线性激活函数的数字电路、相关设备及方法,兼容线性和非线性激活函数的数字电路包括线性和非线性激活函数判决模块、非线性激活模块、线性激活模块和乘法器单元,通过线性和非线性激活函数判决模块、非线性激活模块、线性激活模块和乘法器单元,可以对线性激活函数和非线性激活函数进行计算,使得神经网络硬件加速器可以兼容线性激活函数和非线性激活函数,提高神经网络硬件加速器的通用性。

    一种数据处理方法、合并模块、数字电路及相关设备

    公开(公告)号:CN117371499A

    公开(公告)日:2024-01-09

    申请号:CN202311289417.X

    申请日:2023-10-07

    发明人: 胡力 吕毅 高铮 赵辉

    摘要: 本申请提供了一种数据处理方法、合并模块、数字电路及相关设备,该方法包括:获取累加值和累加值对应的标识;如果基于标识确定出所述累加值来自于除多个目标输入数据中最后一个目标输入数据之外的其它目标输入数据,基于累加值,更新存储器中累加值;如果基于标识确定出累加值来自于最后一个目标输入数据,获取存储器中累加值,将存储器中累加值和累加值进行合并,得到合并后的累加值。