公开(公告)号：CN113594167B

公开(公告)日：2024-03-12

申请号：CN202110864193.5

申请日：2021-07-29

申请人： 上海集成电路制造创新中心有限公司

发明人： 张增星 ,  盛喆 ,  余睿

IPC分类号： H10B41/00 ,  H10B41/30 ,  H01L29/788 ,  H01L29/10 ,  H01L29/267

摘要： 本发明提供了一种非易失性可编程异质结存储器，包括控制栅层、第一电介质层、浮栅层、第二电介质层、异质结沟道层和电极，所述第一电介质层覆盖所述控制栅层的顶面，所述浮栅层覆盖所述第一电介质层的顶面，所述第二电介质层设置于所述浮栅层的上侧，所述异质结沟道层包括第一半导体和第二半导体，所述第一半导体和所述第二半导体中至少一种为双极性半导体，所述第一半导体和所述第二半导体共同覆盖所述第二电介质层的顶面，所述电极覆盖所述异质结沟道层的部分顶面，使得施加在所述控制栅层上的控制栅电压可以实现所述异质结沟道层在不同PN结和非PN结之间的连续逻辑变化和存储，实现低功耗的光电测试，从而实现感、存、算功能的一体化。

公开(公告)号：CN114141884A

公开(公告)日：2022-03-04

申请号：CN202111525672.0

申请日：2021-12-14

申请人： 上海集成电路制造创新中心有限公司

发明人： 张增星 ,  盛喆 ,  余睿

IPC分类号： H01L29/872 ,  H01L29/45 ,  H01L29/47 ,  H01L29/06 ,  H01L29/24

摘要： 本发明提供了一种可重构肖特基二极管，包括栅电极层、栅介质层、沟道层、源电极和漏电极，所述栅介质层设置于所述栅电极层的一面，所述沟道层设置于所述栅介质层背向所述栅电极层的一面，且为双极性半导体，栅极电压能够控制沟道层在P型和N型之间连续变化，所述源电极设置于所述沟道层背向所述栅介质层的一面，且与所述沟道层之间为肖特基接触，所述漏电极设置于所述沟道层背向所述栅介质层的一面，且与所述沟道层之间为欧姆接触，进而使得栅极电压能够控制沟道层表现出金属P型半导体肖特基二极管的整流特性和金属N型半导体肖特基二极管的整流特性，实现了所述可重构肖特基二极管的可重构性。

公开(公告)号：CN113594167A

公开(公告)日：2021-11-02

申请号：CN202110864193.5

申请日：2021-07-29

申请人： 上海集成电路制造创新中心有限公司

发明人： 张增星 ,  盛喆 ,  余睿

IPC分类号： H01L27/11517 ,  H01L27/11521 ,  H01L29/788 ,  H01L29/10 ,  H01L29/267

摘要： 本发明提供了一种非易失性可编程异质结存储器，包括控制栅层、第一电介质层、浮栅层、第二电介质层、异质结沟道层和电极，所述第一电介质层覆盖所述控制栅层的顶面，所述浮栅层覆盖所述第一电介质层的顶面，所述第二电介质层设置于所述浮栅层的上侧，所述异质结沟道层包括第一半导体和第二半导体，所述第一半导体和所述第二半导体中至少一种为双极性半导体，所述第一半导体和所述第二半导体共同覆盖所述第二电介质层的顶面，所述电极覆盖所述异质结沟道层的部分顶面，使得施加在所述控制栅层上的控制栅电压可以实现所述异质结沟道层在不同PN结和非PN结之间的连续逻辑变化和存储，实现低功耗的光电测试，从而实现感、存、算功能的一体化。