-
公开(公告)号:CN101552228B
公开(公告)日:2011-03-16
申请号:CN200810087002.3
申请日:2008-04-03
申请人: 世界先进积体电路股份有限公司
IPC分类号: H01L21/82
摘要: 本发明提供一种半导体装置的制造方法,该方法包括提供一基板;于上述基板上分别形成一第一栅极绝缘层和一第二栅极绝缘层;全面性形成一栅极层;移除部分上述栅极层、上述第一栅极绝缘层和部分上述第二栅极绝缘层,以形成一第一栅极、一残留第一栅极绝缘层、一第二栅极和一残留第二栅极绝缘层,其中未被上述第一栅极覆盖的上述残留第一栅极绝缘层是具有一第一厚度,未被上述第二栅极覆盖的上述残留第二栅极绝缘层具有一第二厚度,两者比值介于1∶10至1∶20之间;分别于上述第一栅极和上述第二栅极的侧壁上形成一对第一间隙壁和一对第二间隙壁。本发明可避免组件电性不良或可靠度下降的问题,节省工艺使用的掩膜数目,降低工艺成本。
-
公开(公告)号:CN101552228A
公开(公告)日:2009-10-07
申请号:CN200810087002.3
申请日:2008-04-03
申请人: 世界先进积体电路股份有限公司
IPC分类号: H01L21/82
摘要: 本发明提供一种半导体装置的制造方法,该方法包括提供一基板;于上述基板上分别形成一第一栅极绝缘层和一第二栅极绝缘层;全面性形成一栅极层;移除部分上述栅极层、上述第一栅极绝缘层和部分上述第二栅极绝缘层,以形成一第一栅极、一残留第一栅极绝缘层、一第二栅极和一残留第二栅极绝缘层,其中未被上述第一栅极覆盖的上述残留第一栅极绝缘层是具有一第一厚度,未被上述第二栅极覆盖的上述残留第二栅极绝缘层具有一第二厚度,两者比值介于1∶10至1∶20之间;分别于上述第一栅极和上述第二栅极的侧壁上形成一对第一间隙壁和一对第二间隙壁。本发明可避免组件电性不良或可靠度下降的问题,节省工艺使用的掩膜数目,降低工艺成本。
-