-
公开(公告)号:CN101556953A
公开(公告)日:2009-10-14
申请号:CN200810092172.0
申请日:2008-04-10
申请人: 世界先进积体电路股份有限公司
IPC分类号: H01L27/02 , H01L21/822 , H01L21/76
摘要: 本发明是提供一种半导体器件及其制造方法,该半导体器件包括磊晶层设置于半导体基底上,复数个电子器件设置于磊晶层上,以及沟渠隔离结构设置于该些电子器件之间,其中沟渠隔离结构包括:沟渠设置于该磊晶层及该半导体基底内,氧化衬层设置于沟渠内,覆盖沟渠的侧壁及底部,以及掺杂的多晶硅层填满沟渠。此外,还可施加零伏特的偏压于掺杂的多晶硅层上。该沟渠隔离结构可有效隔离不同操作电压的电子器件或高压器件。
-
公开(公告)号:CN101552235B
公开(公告)日:2012-02-22
申请号:CN200810087001.9
申请日:2008-04-03
申请人: 世界先进积体电路股份有限公司
IPC分类号: H01L21/822
摘要: 本发明提供一种半导体装置及其制造方法,该装置包括:一衬底,包括一P型阱;一低压元件区和一高压元件区,位于该P型阱中;以及一第一型离子场,位于该P型阱内且选择性分布于该高压元件区以外的区域。该装置可降低金属氧化物半导体装置与高压元件区接面所产生的漏电流,进而改善元件的击穿电压,并因而可提升元件的操作电压范围。相较于已知半导体装置,该半导体装置约可提升40%以上的击穿电压。
-
公开(公告)号:CN101552228B
公开(公告)日:2011-03-16
申请号:CN200810087002.3
申请日:2008-04-03
申请人: 世界先进积体电路股份有限公司
IPC分类号: H01L21/82
摘要: 本发明提供一种半导体装置的制造方法,该方法包括提供一基板;于上述基板上分别形成一第一栅极绝缘层和一第二栅极绝缘层;全面性形成一栅极层;移除部分上述栅极层、上述第一栅极绝缘层和部分上述第二栅极绝缘层,以形成一第一栅极、一残留第一栅极绝缘层、一第二栅极和一残留第二栅极绝缘层,其中未被上述第一栅极覆盖的上述残留第一栅极绝缘层是具有一第一厚度,未被上述第二栅极覆盖的上述残留第二栅极绝缘层具有一第二厚度,两者比值介于1∶10至1∶20之间;分别于上述第一栅极和上述第二栅极的侧壁上形成一对第一间隙壁和一对第二间隙壁。本发明可避免组件电性不良或可靠度下降的问题,节省工艺使用的掩膜数目,降低工艺成本。
-
公开(公告)号:CN101552235A
公开(公告)日:2009-10-07
申请号:CN200810087001.9
申请日:2008-04-03
申请人: 世界先进积体电路股份有限公司
IPC分类号: H01L21/822 , H01L21/266 , H01L27/02
摘要: 本发明提供一种半导体装置及其制造方法,该装置包括:一衬底,包括一P型阱;一低压元件区和一高压元件区,位于该P型阱中;以及一第一型离子场,位于该P型阱内且选择性分布于该高压元件区以外的区域。该装置可降低金属氧化物半导体装置与高压元件区接面所产生的漏电流,进而改善元件的击穿电压,并因而可提升元件的操作电压范围。相较于已知半导体装置,该半导体装置约可提升40%以上的击穿电压。
-
公开(公告)号:CN101556921B
公开(公告)日:2011-07-06
申请号:CN200810092432.4
申请日:2008-04-11
申请人: 世界先进积体电路股份有限公司
IPC分类号: H01L21/336 , H01L21/8234 , H01L29/78 , H01L29/06 , H01L27/04
摘要: 本发明提供一种半导体装置及其制造方法,该半导体装置包括:一半导体衬底,包括一第一型阱和一第二型阱;多个结区,位于该第一型阱和一第二型阱之间,其中每个结区位于该第一型阱和该第二型阱之间,且紧邻该第一型和第二型阱;一栅极,设置于该半导体衬底上,且该栅极位于所述多个结区的至少二者之上;以及一源极和一漏极,设置于该栅极两侧的该半导体衬底中。相较于传统的半导体元件,利用实施例所制作的半导体元件,约可提升30%以上的栅极操作电压范围。再者,由于实施例的半导体元件的制造方法不需额外增加工艺步骤,因此可使用与现有技术实质上相同的制造流程,而不会增加制造成本。
-
公开(公告)号:CN1271702C
公开(公告)日:2006-08-23
申请号:CN03109051.6
申请日:2003-04-02
申请人: 世界先进积体电路股份有限公司
发明人: 杨晓莹
IPC分类号: H01L21/70
摘要: 一种可增加穿透电压的高压组件及其与低压组件工艺匹配的制作方法。一半导体硅基底,其表面上定义有一高压组件区域。一栅极结构,形成于该高压组件区域内。一轻掺杂区域,形成于该栅极结构侧边的该半导体硅基底内。一侧壁子,形成于该栅极结构的侧壁上。一重掺杂源/漏极区域,形成于该侧壁子侧边的该轻掺杂区域内,该重掺杂源/漏极区域与该相邻的侧壁子之间维持有一横向间距。
-
公开(公告)号:CN1553479A
公开(公告)日:2004-12-08
申请号:CN03136361.X
申请日:2003-06-02
申请人: 世界先进积体电路股份有限公司
IPC分类号: H01L21/28 , H01L21/8239 , H01L27/105
摘要: 一种嵌入式存储器的闸极制程及其闸极结构,包括一半导体硅基底,包含有一存储单元区域以及一逻辑电路区域,一穿遂介电层形成于该存储单元区域内的该半导体硅基底表面上,一闸极结构,形成于该存储单元区域内的该穿遂介电层表面上,一保护层覆盖该闸极结构的侧壁以及该穿遂介电层,以及一绝缘侧壁子形成于该闸极结构的侧壁的保护层上,则该保护层可以保护存储单元区域的穿遂介电层,以避免遭受后续的原始氧化层清洗制程的侵害。
-
公开(公告)号:CN117727803A
公开(公告)日:2024-03-19
申请号:CN202211100417.6
申请日:2022-09-09
申请人: 世界先进积体电路股份有限公司
IPC分类号: H01L29/872 , H01L29/06
摘要: 本发明实施例提供半导体装置。半导体装置包括半导体基板、第一深阱、至少两个第二阱、多个隔离结构以及注入区。第一深阱设置于半导体基板中,其中第一深阱具有第一导电类型。至少两个第二阱设置于第一深阱上,其中第二阱具有第二导电类型。多个隔离结构覆盖部分第一深阱,且围绕至少部分第二阱。注入区位于半导体基板顶面,其中注入区具有不连续部分,不连续部分与第一深阱部分重叠。
-
公开(公告)号:CN1534756A
公开(公告)日:2004-10-06
申请号:CN03109051.6
申请日:2003-04-02
申请人: 世界先进积体电路股份有限公司
发明人: 杨晓莹
IPC分类号: H01L21/70
摘要: 一种可增加穿透电压的高压组件及其与低压组件制程匹配的制作方法。一半导体硅基底,其表面上定义有一高压组件区域。一闸极结构,形成于该高压组件区域内。一轻掺杂区域,形成于该闸极结构侧边的该半导体硅基底内。一侧壁子,形成于该闸极结构的侧壁上。一重掺杂区域,形成于该侧壁子侧边的该轻掺杂区域内,该重掺杂区域与该相邻的侧壁子之间维持有一横向间距。
-
公开(公告)号:CN114520264A
公开(公告)日:2022-05-20
申请号:CN202011304074.6
申请日:2020-11-19
申请人: 世界先进积体电路股份有限公司
IPC分类号: H01L29/78 , H01L29/06 , H01L29/40 , H01L29/423
摘要: 本发明提供一种高压半导体装置,其包括基底、第一井区、第二井区、第一绝缘层、源极、漏极、第一电极结构以及第二电极结构。第一井区以及第二井区设置在基底内,并分别具有互补的第一导电类型以及第二导电类型。第一绝缘层,设置在第一井区上。源极以及漏极分别设置在第二井区以及第一井区内。第一电极结构以及第二电极结构则设置在基底上,第一电极结构的电极顶面到基底顶面之间的距离具有互不等同的一第一高度以及一第二高度,第一电极结构以及第二电极结构的其中之一为一闸极结构。
-
-
-
-
-
-
-
-
-