-
公开(公告)号：CN109086879A
公开(公告)日：2018-12-25
申请号：CN201810729915.4
申请日：2018-07-05
申请人： 东南大学 , 东南大学—无锡集成电路技术研究所
摘要： 本发明公开一种基于FPGA的稠密连接神经网络的实现方法，步骤是：将整个卷积神经网络划分为多个稠密连接块；利用FPGA上的资源设计卷积运算单元，进而设计FPGA端卷积运算模块；设计神经网络整体的数据收发逻辑，包括七个部分：Input Feature Map、Send Buffer、卷积运算模块、Receive Buffer、Output Feature Map、Dense Block Buffer、Max Buffer；根据稠密连接神经网络各层输入输出数据量的大小，设计Input Feature Map、Output Feature Map、Dense Block Buffer所需的存储区域大小，根据Block大小和卷积运算单元的并行度设计Send Buffer、Receive Buffer所需存储区域的大小；根据稠密连接神经网络各层的特点设计其数据收发逻辑。此种方法可在保证算法准确度的前提下降低网络各层宽度，减少参数数量，提高数据传输效率，提升神经网络的运行速度。
-
公开(公告)号：CN109934339B
公开(公告)日：2023-05-16
申请号：CN201910168042.9
申请日：2019-03-06
申请人： 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号： G06N3/063 , G06N3/0464
摘要： 本发明公开一种基于一维脉动阵列的通用卷积神经网络加速器，AXI4总线接口用于实现模式配置指令的载入以及待计算数据的读取与结果数据的批量发送；模式配置器通过模式配置指令配置各个功能模块为对应工作类型；数据调度模块可并发进行待计算数据缓存、计算数据读取、卷积结果缓存以及卷积结果处理与输出任务；卷积计算模块采用一维脉动阵列的模式进行卷积计算；待计算数据缓存区、卷积结果缓存区、输出结果缓冲FIFO，用于缓存对应数据；结果处理模块进行卷积神经网络中常见的结果处理操作。此种加速器能够兼容卷积神经网络中的不同计算类型并进行高并行度计算来有效加速，同时只需要较低的片外访存带宽需求以及少量的片上存储资源。
-
公开(公告)号：CN109086879B
公开(公告)日：2020-06-16
申请号：CN201810729915.4
申请日：2018-07-05
申请人： 东南大学 , 东南大学—无锡集成电路技术研究所
摘要： 本发明公开一种基于FPGA的稠密连接神经网络的实现方法，步骤是：将整个卷积神经网络划分为多个稠密连接块；利用FPGA上的资源设计卷积运算单元，进而设计FPGA端卷积运算模块；设计神经网络整体的数据收发逻辑，包括七个部分：Input Feature Map、Send Buffer、卷积运算模块、Receive Buffer、Output Feature Map、Dense Block Buffer、Max Buffer；根据稠密连接神经网络各层输入输出数据量的大小，设计Input Feature Map、Output Feature Map、Dense Block Buffer所需的存储区域大小，根据Block大小和卷积运算单元的并行度设计Send Buffer、Receive Buffer所需存储区域的大小；根据稠密连接神经网络各层的特点设计其数据收发逻辑。此种方法可在保证算法准确度的前提下降低网络各层宽度，减少参数数量，提高数据传输效率，提升神经网络的运行速度。
-
公开(公告)号：CN108805272A
公开(公告)日：2018-11-13
申请号：CN201810413101.X
申请日：2018-05-03
申请人： 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号： G06N3/063
CPC分类号： G06N3/063
摘要： 本发明公开了一种基于FPGA的通用卷积神经网络加速器，包括MCU、AXI4总线接口、地址生成器、状态控制器、特征图缓存区、卷积核缓存区、卷积计算器以及分段式结果缓存区。卷积加速器采用FPGA实现，并包含N个卷积计算子单元，特征图缓存区和卷积核缓存区分别包含N个特征图子缓存区和N个卷积核子缓存区，每一个卷积计算子单元对应配置一个特征图子缓存区和一个卷积核子缓存区。卷积计算器读取特征图缓存区和卷积核缓存区中的数据进行卷积计算，并将相邻卷积计算子单元的计算结果进行多级累加，分段式结果缓存区用于存放卷积计算器输出的各级累加结果。本发明能够支持各种卷积神经网络结构，通用性好，对片上存储资源需求较少，通信开销小。
-
公开(公告)号：CN109934339A
公开(公告)日：2019-06-25
申请号：CN201910168042.9
申请日：2019-03-06
申请人： 东南大学 , 东南大学—无锡集成电路技术研究所
摘要： 本发明公开一种基于一维脉动阵列的通用卷积神经网络加速器，AXI4总线接口用于实现模式配置指令的载入以及待计算数据的读取与结果数据的批量发送；模式配置器通过模式配置指令配置各个功能模块为对应工作类型；数据调度模块可并发进行待计算数据缓存、计算数据读取、卷积结果缓存以及卷积结果处理与输出任务；卷积计算模块采用一维脉动阵列的模式进行卷积计算；待计算数据缓存区、卷积结果缓存区、输出结果缓冲FIFO，用于缓存对应数据；结果处理模块进行卷积神经网络中常见的结果处理操作。此种加速器能够兼容卷积神经网络中的不同计算类型并进行高并行度计算来有效加速，同时只需要较低的片外访存带宽需求以及少量的片上存储资源。
-
公开(公告)号：CN109034025A
公开(公告)日：2018-12-18
申请号：CN201810774764.4
申请日：2018-07-16
申请人： 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号： G06K9/00
CPC分类号： G06K9/00228 , G06K9/00268
摘要： 本发明公开一种基于ZYNQ的人脸关键点检测系统，包括摄像头、ZYNQ平台和VGA显示器，其中，ZYNQ平台集成有可编程逻辑模块和处理系统模块，处理系统模块中设有处理器和存储器；所述摄像头用于采集视频信息并将其发送到ZYNQ平台，ZYNQ平台将视频转换成单帧图像并保存在存储器中，可编程逻辑模块进行一系列计算后将运算结果返回处理器，处理器根据运算结果显示相应的人脸关键点，并将处理后的图像存至存储器，最后图像转成满足VGA输出的数据格式并输出到VGA显示器。此种系统具有并行计算能力强，准确率高和预测速度快的优点。
-
公开(公告)号：CN109145717B
公开(公告)日：2021-05-11
申请号：CN201810719313.0
申请日：2018-06-30
申请人： 东南大学
摘要： 本发明公开了一种在线学习的人脸识别方法，属于计算推算的技术领域，尤其涉及人脸识别的计算机视觉技术领域。该方法利用外部数据集训练人脸特征提取器，提取本地数据集中各成员对应的参考特征以构成参考特征空间，对比待测试样本的特征向量和参考特征以确定与待测试样本的特征向量最相似的参考特征，在与待测试样本的特征向量最相似的参考特征满足阈值要求时，以与待测试样本的特征向量最相似的参考特征所属成员的身份为待测试样本的身份，否则，返回待测试样本身份识别失败的消息，根据待测试样本的预测特征向量与其在参考特征空间中对应的真实特征向量的差异更新参考特征空间，适应人脸特征随时间推移发生的变化，尤其适合频繁变更成员的场合。
-
公开(公告)号：CN109145717A
公开(公告)日：2019-01-04
申请号：CN201810719313.0
申请日：2018-06-30
申请人： 东南大学
CPC分类号： G06K9/00268 , G06K9/00718 , G06N3/0454 , G06N3/084
摘要： 本发明公开了一种在线学习的人脸识别方法，属于计算推算的技术领域，尤其涉及人脸识别的计算机视觉技术领域。该方法利用外部数据集训练人脸特征提取器，提取本地数据集中各成员对应的参考特征以构成参考特征空间，对比待测试样本的特征向量和参考特征以确定与待测试样本的特征向量最相似的参考特征，在与待测试样本的特征向量最相似的参考特征满足阈值要求时，以与待测试样本的特征向量最相似的参考特征所属成员的身份为待测试样本的身份，否则，返回待测试样本身份识别失败的消息，根据待测试样本的预测特征向量与其在参考特征空间中对应的真实特征向量的差异更新参考特征空间，适应人脸特征随时间推移发生的变化，尤其适合频繁变更成员的场合。
-
公开(公告)号：CN104933801A
公开(公告)日：2015-09-23
申请号：CN201510419862.2
申请日：2015-07-17
申请人： 东南大学
摘要： 本发明公开了一种轨道式硬币分离机，包括进料装置和筛选分离主体；所述进料装置包括漏斗主体，在所述漏斗主体下方连接有使得硬币以直立姿态滑出的渐变式导向口，所述筛选分离主体包括筛选通道，所述筛选通道与所述渐变式导向口相连，并设定宽度使得硬币在筛选通道内时被限制保持近似直立状态向下滚动；在所述筛选通道侧面间隔一定距离依次设有用于筛选一元硬币的一元硬币出口、用于筛选五角硬币的五角硬币出口以及筛选通道末端的一角硬币出口，所述一元硬币出口内设有一元硬币挡块，所述五角硬币出口内设有五角硬币挡块。本发明结构简单，制造成本较低，可提高硬币分离与计数效率。
-
-
-
-
-
-
-
-
搜索结果
9 条记录 (耗时 0.021 秒)
