公开(公告)号：CN101582685B

公开(公告)日：2012-02-01

申请号：CN200910026649.X

申请日：2009-05-08

Applicant: 东南大学

Inventor： 刘海涛 ,  孟桥 ,  王志功 ,  唐凯 ,  张翼 ,  郭晓丹

IPC: H03K5/13 ,  H03K19/0175 ,  H03K19/0185 ,  H03M1/12

Abstract: 本发明基于CMOS工艺，提供了一种应用于超高速模数转换器的高速双向时钟树电路。该时钟树电路输入端是一个双端输入，单端输出的一个展空比输入调节电路(1)，其输出同时接多路中间级缓冲分支(2)的输入端，每一个中间级缓冲分支(2)的输出端再同时接多路中间级缓冲分支(2)的输入端直至满足所需分支数目的要求，最后一级中间级缓冲分支(2)的输出端接最后末级缓冲分支(3)的输入端，末级缓冲分支(3)输出最终两路差分时钟。该电路采用手工布局，结构简单、对称。采用时钟与控制电平共同输入，实现在不同工艺偏差前提下，通过对输入控制电平的调节，最终输出良好占空比的高速双向时钟，实现抗工艺涨落双向时钟树。

公开(公告)号：CN101582685A

公开(公告)日：2009-11-18

申请号：CN200910026649.X

申请日：2009-05-08

Applicant: 东南大学

Inventor： 刘海涛 ,  孟桥 ,  王志功 ,  唐凯 ,  张翼 ,  郭晓丹

IPC: H03K5/13 ,  H03K19/0175 ,  H03K19/0185 ,  H03M1/12

Abstract: 本发明基于CMOS工艺，提供了一种应用于超高速模数转换器的高速双向时钟树电路。该时钟树电路输入端是一个双端输入，单端输出的一个展空比输入调节电路(1)，其输出同时接多路中间级缓冲分支(2)的输入端，每一个中间级缓冲分支(2)的输出端再同时接多路中间级缓冲分支(2)的输入端直至满足所需分支数目的要求，最后一级中间级缓冲分支(2)的输出端接最后末级缓冲分支(3)的输入端，末级缓冲分支(3)输出最终两路差分时钟。该电路采用手工布局，结构简单、对称。采用时钟与控制电平共同输入，实现在不同工艺偏差前提下，通过对输入控制电平的调节，最终输出良好占空比的高速双向时钟，实现抗工艺涨落双向时钟树。